Lines Matching refs:SET_EP0_STATE
63 #define SET_EP0_STATE(s) \ macro
200 SET_EP0_STATE(IDLE); in musb_peri_reset()
263 SET_EP0_STATE(IDLE); in musb_peri_ep0_set_address()
301 SET_EP0_STATE(IDLE); in musb_peri_ep0_zero_data_request()
324 SET_EP0_STATE(SET_ADDRESS); in musb_peri_ep0_zero_data_request()
326 SET_EP0_STATE(IDLE); in musb_peri_ep0_zero_data_request()
345 SET_EP0_STATE(RX); in musb_peri_ep0_rx_data_request()
352 SET_EP0_STATE(IDLE); in musb_peri_ep0_tx_data_request()
358 SET_EP0_STATE(TX); in musb_peri_ep0_tx_data_request()
470 SET_EP0_STATE(IDLE); in musb_peri_ep0_rx()
547 SET_EP0_STATE(IDLE); in musb_peri_ep0_tx()
559 SET_EP0_STATE(IDLE); in musb_peri_ep0_tx()
588 SET_EP0_STATE(IDLE); in musb_peri_ep0_tx()
607 SET_EP0_STATE(IDLE); in musb_peri_ep0()
612 SET_EP0_STATE(IDLE); in musb_peri_ep0()