96 				      u64 phys, u64 bus_addr, pci_size_t size)  in ls_pcie_atu_outbound_set()  argument
99 	dbi_writel(pcie, (u32)phys, PCIE_ATU_LOWER_BASE);  in ls_pcie_atu_outbound_set()
100 	dbi_writel(pcie, phys >> 32, PCIE_ATU_UPPER_BASE);  in ls_pcie_atu_outbound_set()
101 	dbi_writel(pcie, (u32)phys + size - 1, PCIE_ATU_LIMIT);  in ls_pcie_atu_outbound_set()
110 				     int bar, u64 phys)  in ls_pcie_atu_inbound_set()  argument
113 	dbi_writel(pcie, (u32)phys, PCIE_ATU_LOWER_TARGET);  in ls_pcie_atu_inbound_set()
114 	dbi_writel(pcie, phys >> 32, PCIE_ATU_UPPER_TARGET);  in ls_pcie_atu_inbound_set()
378 	u64 phys = CONFIG_SYS_PCI_EP_MEMORY_BASE;  in ls_pcie_ep_setup_atu()  local
381 	ls_pcie_atu_inbound_set(pcie, 0, 0, phys);  in ls_pcie_ep_setup_atu()
383 	phys += PCIE_BAR1_SIZE;  in ls_pcie_ep_setup_atu()
384 	ls_pcie_atu_inbound_set(pcie, 1, 1, phys);  in ls_pcie_ep_setup_atu()
386 	phys += PCIE_BAR2_SIZE;  in ls_pcie_ep_setup_atu()
387 	ls_pcie_atu_inbound_set(pcie, 2, 2, phys);  in ls_pcie_ep_setup_atu()
389 	phys = CONFIG_SYS_PCI_EP_MEMORY_BASE + PCIE_BAR4_SIZE;  in ls_pcie_ep_setup_atu()
390 	ls_pcie_atu_inbound_set(pcie, 3, 4, phys);  in ls_pcie_ep_setup_atu()