17 #define MV_XOR_REGS_OFFSET(unit)	(0x60900)  argument
18 #define MV_XOR_REGS_BASE(unit)		(MV_XOR_REGS_OFFSET(unit))  argument
21 #define XOR_CHANNEL_ARBITER_REG(unit)	(MV_XOR_REGS_BASE(unit))  argument
22 #define XOR_CONFIG_REG(unit, chan)	(MV_XOR_REGS_BASE(unit) + \  argument
24 #define XOR_ACTIVATION_REG(unit, chan)	(MV_XOR_REGS_BASE(unit) + \  argument
28 #define XOR_CAUSE_REG(unit)		(MV_XOR_REGS_BASE(unit)+(0x30))  argument
29 #define XOR_MASK_REG(unit)		(MV_XOR_REGS_BASE(unit)+(0x40))  argument
30 #define XOR_ERROR_CAUSE_REG(unit)	(MV_XOR_REGS_BASE(unit)+(0x50))  argument
31 #define XOR_ERROR_ADDR_REG(unit)	(MV_XOR_REGS_BASE(unit)+(0x60))  argument
34 #define XOR_NEXT_DESC_PTR_REG(unit, chan) (MV_XOR_REGS_BASE(unit) + \  argument
36 #define XOR_CURR_DESC_PTR_REG(unit, chan) (MV_XOR_REGS_BASE(unit) + \  argument
38 #define XOR_BYTE_COUNT_REG(unit, chan)	(MV_XOR_REGS_BASE(unit) + \  argument
42 #define XOR_DST_PTR_REG(unit, chan)	(MV_XOR_REGS_BASE(unit) + \  argument
44 #define XOR_BLOCK_SIZE_REG(unit, chan)	(MV_XOR_REGS_BASE(unit) + \  argument
46 #define XOR_TIMER_MODE_CTRL_REG(unit)	(MV_XOR_REGS_BASE(unit) + (0x2d0))  argument
47 #define XOR_TIMER_MODE_INIT_VAL_REG(unit) (MV_XOR_REGS_BASE(unit) + (0x2d4))  argument
48 #define XOR_TIMER_MODE_CURR_VAL_REG(unit) (MV_XOR_REGS_BASE(unit) + (0x2d8))  argument
49 #define XOR_INIT_VAL_LOW_REG(unit)	(MV_XOR_REGS_BASE(unit) + (0x2e0))  argument
50 #define XOR_INIT_VAL_HIGH_REG(unit)	(MV_XOR_REGS_BASE(unit) + (0x2e4))  argument
53 #define XOR_DEBUG_REG(unit)		(MV_XOR_REGS_BASE(unit) + (0x70))  argument
182 #define XOR_WINDOW_CTRL_REG(unit, chan)	(MV_XOR_REGS_BASE(unit) + \  argument
184 #define XOR_BASE_ADDR_REG(unit, win_num) (MV_XOR_REGS_BASE(unit) + \  argument
186 #define XOR_SIZE_MASK_REG(unit, win_num) (MV_XOR_REGS_BASE(unit) + \  argument
188 #define XOR_HIGH_ADDR_REMAP_REG(unit, win_num) (MV_XOR_REGS_BASE(unit) + \  argument
190 #define XOR_ADDR_OVRD_REG(unit, win_num) (MV_XOR_REGS_BASE(unit) + \  argument