87 			      u32 if_id, u32 cl_value, u32 cwl_value);
313 	u32 cl_value = 0, cwl_val = 0;  in hws_ddr3_tip_init_controller()  local
501 				cl_value =  in hws_ddr3_tip_init_controller()
509 						   cl_value, cwl_val));  in hws_ddr3_tip_init_controller()
512 					((cl_mask_table[cl_value] & 0x1) << 2) |  in hws_ddr3_tip_init_controller()
513 					((cl_mask_table[cl_value] & 0xe) << 3);  in hws_ddr3_tip_init_controller()
551 					   cl_value, cwl_val);  in hws_ddr3_tip_init_controller()
1224 	u32 cl_value = 0, cwl_value = 0, mem_mask = 0, val = 0,  in ddr3_tip_freq_set()  local
1276 			cl_value =  in ddr3_tip_freq_set()
1281 			cl_value =  in ddr3_tip_freq_set()
1389 			      (cl_mask_table[cl_value] << 8), 0xf00));  in ddr3_tip_freq_set()
1517 			((cl_mask_table[cl_value] & 0x1) << 2) |  in ddr3_tip_freq_set()
1518 			((cl_mask_table[cl_value] & 0xe) << 3);  in ddr3_tip_freq_set()
1536 		val = ((cl_value - cwl_value + 1) << 4) |  in ddr3_tip_freq_set()
1537 			((cl_value - cwl_value + 6) << 8) |  in ddr3_tip_freq_set()
1538 			((cl_value - 1) << 12) | ((cl_value + 6) << 16);  in ddr3_tip_freq_set()
1554 		val = ((cl_mask_table[cl_value] & 0x1) << 2) |  in ddr3_tip_freq_set()
1555 			((cl_mask_table[cl_value] & 0xe) << 3);  in ddr3_tip_freq_set()
1582 			      u32 if_id, u32 cl_value, u32 cwl_value)  in ddr3_tip_write_odt()  argument
1585 	u32 val = (cl_value - cwl_value + 6);  in ddr3_tip_write_odt()
1587 	val = ((cl_value - cwl_value + 1) << 4) | ((val & 0xf) << 8) |  in ddr3_tip_write_odt()
1588 		(((cl_value - 1) & 0xf) << 12) |  in ddr3_tip_write_odt()
1589 		(((cl_value + 6) & 0xf) << 16) | (((val & 0x10) >> 4) << 21);  in ddr3_tip_write_odt()
1590 	val |= (((cl_value - 1) >> 4) << 22) | (((cl_value + 6) >> 4) << 23);  in ddr3_tip_write_odt()