20 #define XARB_CFG_PM(x)			(((x)&0x00000003)<<5)  argument
21 #define XARB_CFG_SP(x)			(((x)&0x00000007)<<8)  argument
47 #define XARB_SIGCAP_TT(x)		((x)&0x0000001F)  argument
49 #define XARB_SIGCAP_TSIZ(x)		(((x)&0x00000007)<<7)  argument
57 #define XARB_PRI_M0P(x)			(((x)&0x00000007)<<0)  argument
58 #define XARB_PRI_M2P(x)			(((x)&0x00000007)<<8)  argument
59 #define XARB_PRI_M3P(x)			(((x)&0x00000007)<<12)  argument
65 #define GPIO_PAR_FBCTL_TS(x)		(((x)&0x0003)<<0)  argument
67 #define GPIO_PAR_FBCTL_RWB(x)		(((x)&0x0003)<<4)  argument
88 #define GPIO_PAR_DMA_DREQ0(x)		(((x)&0x03)<<0)  argument
89 #define GPIO_PAR_DMA_DREQ1(x)		(((x)&0x03)<<2)  argument
90 #define GPIO_PAR_DMA_DACK0(x)		(((x)&0x03)<<4)  argument
91 #define GPIO_PAR_DMA_DACK1(x)		(((x)&0x03)<<6)  argument
104 #define GPIO_PAR_FECI2CIRQ_E1MDC(x)	(((x)&0x0003)<<6)  argument
105 #define GPIO_PAR_FECI2CIRQ_E1MDIO(x)	(((x)&0x0003)<<8)  argument
120 #define GPIO_PAR_PCIBG_PCIBG0(x)	(((x)&0x0003)<<0)  argument
121 #define GPIO_PAR_PCIBG_PCIBG1(x)	(((x)&0x0003)<<2)  argument
122 #define GPIO_PAR_PCIBG_PCIBG2(x)	(((x)&0x0003)<<4)  argument
123 #define GPIO_PAR_PCIBG_PCIBG3(x)	(((x)&0x0003)<<6)  argument
124 #define GPIO_PAR_PCIBG_PCIBG4(x)	(((x)&0x0003)<<8)  argument
127 #define GPIO_PAR_PCIBR_PCIBR0(x)	(((x)&0x0003)<<0)  argument
128 #define GPIO_PAR_PCIBR_PCIBR1(x)	(((x)&0x0003)<<2)  argument
129 #define GPIO_PAR_PCIBR_PCIBR2(x)	(((x)&0x0003)<<4)  argument
130 #define GPIO_PAR_PCIBR_PCIBR3(x)	(((x)&0x0003)<<6)  argument
131 #define GPIO_PAR_PCIBR_PCIBR4(x)	(((x)&0x0003)<<8)  argument
136 #define GPIO_PAR_PSC3_RTS3(x)		(((x)&0x03)<<4)  argument
137 #define GPIO_PAR_PSC3_CTS3(x)		(((x)&0x03)<<6)  argument
149 #define GPIO_PAR_PSC2_RTS2(x)		(((x)&0x03)<<4)  argument
150 #define GPIO_PAR_PSC2_CTS2(x)		(((x)&0x03)<<6)  argument
162 #define GPIO_PAR_PSC1_RTS1(x)		(((x)&0x03)<<4)  argument
163 #define GPIO_PAR_PSC1_CTS1(x)		(((x)&0x03)<<6)  argument
174 #define GPIO_PAR_PSC0_RTS0(x)		(((x)&0x03)<<4)  argument
175 #define GPIO_PAR_PSC0_CTS0(x)		(((x)&0x03)<<6)  argument
184 #define GPIO_PAR_DSPI_SOUT(x)		(((x)&0x0003)<<0)  argument
185 #define GPIO_PAR_DSPI_SIN(x)		(((x)&0x0003)<<2)  argument
186 #define GPIO_PAR_DSPI_SCK(x)		(((x)&0x0003)<<4)  argument
187 #define GPIO_PAR_DSPI_CS0(x)		(((x)&0x0003)<<6)  argument
188 #define GPIO_PAR_DSPI_CS2(x)		(((x)&0x0003)<<8)  argument
189 #define GPIO_PAR_DSPI_CS3(x)		(((x)&0x0003)<<10)  argument
216 #define GPIO_PAR_TIMER_TIN2(x)		(((x)&0x03)<<1)  argument
218 #define GPIO_PAR_TIMER_TIN3(x)		(((x)&0x03)<<4)  argument
296 #define GPT_OCT(x)			(x & 0x3)<<4	/* Output Compare Type */  argument
297 #define GPT_ICT(x)			(x & 0x3)	/* Input Capture Type */  argument
303 #define GPT_MODE_GPIO(x)		(x & 0x3)<<4	/* Gpio Mode Type */  argument
309 #define GPT_PWM_WIDTH(x)		(x & 0xffff)  argument
312 #define GPT_STA_CAPTURE(x)		(x & 0xffff)  argument
314 #define GPT_OVFPIN_OVF(x)		(x & 0x70)  argument
349 #define PCI_CR1_BIST(x)			((x & 0xFF) << 24)	/* Built in self test */  argument
350 #define PCI_CR1_HDR(x)			((x & 0xFF) << 16)	/* Header type */  argument
351 #define PCI_CR1_LTMR(x)			((x & 0xF8) << 8)	/* Latency timer */  argument
352 #define PCI_CR1_CLS(x)			(x & 0x0F)		/* Cache line size */  argument
354 #define PCI_BAR_BAR0(x)			(x & 0xFFFC0000)  argument
355 #define PCI_BAR_BAR1(x)			(x & 0xC0000000)  argument
360 #define PCI_CR2_MAXLAT(x)		((x & 0xFF) << 24)	/* Maximum latency */  argument
361 #define PCI_CR2_MINGNT(x)		((x & 0xFF) << 16)	/* Minimum grant */  argument
362 #define PCI_CR2_INTPIN(x)		((x & 0xFF) << 8)	/* Interrupt Pin */  argument
363 #define PCI_CR2_INTLIN(x)		(x & 0xFF)	/* Interrupt Line */  argument
387 #define PCI_TBATR_BAT0(x)		(x & 0xFFFC0000)  argument
388 #define PCI_TBATR_BAT1(x)		(x & 0xC0000000)  argument
410 #define PCI_ICR_MAXRETRY(x)		((x) & 0x000000FF)  argument
413 #define PCIARB_ARC_EXTMINTEN(x)		(((x)&0x1F) << 17)  argument
415 #define PCIARB_ARC_EXTMPRI(x)		(((x)&0x1F) << 1)  argument