Lines Matching refs:u8
28 u8 irlr; /* 0x18 */
29 u8 iacklpr; /* 0x19 */
34 u8 simr0; /* 0x1C Set Interrupt Mask */
35 u8 cimr0; /* 0x1D Clear Interrupt Mask */
36 u8 clmask0; /* 0x1E Current Level Mask */
37 u8 slmask; /* 0x1F Saved Level Mask */
40 u8 icr0[64]; /* 0x40 - 0x7F Control registers */
42 u8 swiack0; /* 0xE0 Software Interrupt ack */
43 u8 res4[3]; /* 0xE1 - 0xE3 */
44 u8 L1iack0; /* 0xE4 Level n interrupt ack */
45 u8 res5[3]; /* 0xE5 - 0xE7 */
46 u8 L2iack0; /* 0xE8 Level n interrupt ack */
47 u8 res6[3]; /* 0xE9 - 0xEB */
48 u8 L3iack0; /* 0xEC Level n interrupt ack */
49 u8 res7[3]; /* 0xED - 0xEF */
50 u8 L4iack0; /* 0xF0 Level n interrupt ack */
51 u8 res8[3]; /* 0xF1 - 0xF3 */
52 u8 L5iack0; /* 0xF4 Level n interrupt ack */
53 u8 res9[3]; /* 0xF5 - 0xF7 */
54 u8 L6iack0; /* 0xF8 Level n interrupt ack */
55 u8 resa[3]; /* 0xF9 - 0xFB */
56 u8 L7iack0; /* 0xFC Level n interrupt ack */
57 u8 resb[3]; /* 0xFD - 0xFF */
69 u8 irlr; /* 0x18 */
70 u8 iacklpr; /* 0x19 */
75 u8 simr1; /* 0x1C Set Interrupt Mask */
76 u8 cimr1; /* 0x1D Clear Interrupt Mask */
80 u8 icr1[64]; /* 0x40 - 0x7F */
82 u8 swiack1; /* 0xE0 Software Interrupt ack */
83 u8 res5[3]; /* 0xE1 - 0xE3 */
84 u8 L1iack1; /* 0xE4 Level n interrupt ack */
85 u8 res6[3]; /* 0xE5 - 0xE7 */
86 u8 L2iack1; /* 0xE8 Level n interrupt ack */
87 u8 res7[3]; /* 0xE9 - 0xEB */
88 u8 L3iack1; /* 0xEC Level n interrupt ack */
89 u8 res8[3]; /* 0xED - 0xEF */
90 u8 L4iack1; /* 0xF0 Level n interrupt ack */
91 u8 res9[3]; /* 0xF1 - 0xF3 */
92 u8 L5iack1; /* 0xF4 Level n interrupt ack */
93 u8 resa[3]; /* 0xF5 - 0xF7 */
94 u8 L6iack1; /* 0xF8 Level n interrupt ack */
95 u8 resb[3]; /* 0xF9 - 0xFB */
96 u8 L7iack1; /* 0xFC Level n interrupt ack */
97 u8 resc[3]; /* 0xFD - 0xFF */
102 u8 swiack; /* 0x00 Global Software Interrupt ack */
103 u8 res0[0x3];
104 u8 gl1iack; /* 0x04 */
105 u8 resv1[0x3];
106 u8 gl2iack; /* 0x08 */
107 u8 res2[0x3];
108 u8 gl3iack; /* 0x0C */
109 u8 res3[0x3];
110 u8 gl4iack; /* 0x10 */
111 u8 res4[0x3];
112 u8 gl5iack; /* 0x14 */
113 u8 res5[0x3];
114 u8 gl6iack; /* 0x18 */
115 u8 res6[0x3];
116 u8 gl7iack; /* 0x1C */
117 u8 res7[0x3];