mach-uniphier/clk/pll-pxs3.c

14 #define SC_CPLLCTRL	(SC_BASE_ADDR | 0x1400)	/* CPU/ARM */
15 #define SC_SPLLCTRL	(SC_BASE_ADDR | 0x1410)	/* misc */
16 #define SC_SPLL2CTRL	(SC_BASE_ADDR | 0x1420)	/* DSP */
17 #define SC_VPPLLCTRL	(SC_BASE_ADDR | 0x1430)	/* VPE */
18 #define SC_VGPLLCTRL	(SC_BASE_ADDR | 0x1440)
19 #define SC_DECPLLCTRL	(SC_BASE_ADDR | 0x1450)
20 #define SC_ENCPLLCTRL	(SC_BASE_ADDR | 0x1460)
21 #define SC_PXFPLLCTRL	(SC_BASE_ADDR | 0x1470)
22 #define SC_DPLL0CTRL	(SC_BASE_ADDR | 0x1480)	/* DDR memory 0 */
23 #define SC_DPLL1CTRL	(SC_BASE_ADDR | 0x1490)	/* DDR memory 1 */
24 #define SC_DPLL2CTRL	(SC_BASE_ADDR | 0x14a0)	/* DDR memory 2 */
25 #define SC_VSPLLCTRL	(SC_BASE_ADDR | 0x14c0)
28 #define SC_VPLL27FCTRL	(SC_BASE_ADDR | 0x1500)
29 #define SC_VPLL27ACTRL	(SC_BASE_ADDR | 0x1520)
32 #define SC_VPLL8KCTRL	(SC_BASE_ADDR | 0x1540)