77 				 struct tegra_xusb_padctl_group *group,  in tegra_xusb_padctl_group_parse_dt()  argument
83 	group->name = ofnode_get_name(node);  in tegra_xusb_padctl_group_parse_dt()
91 	group->num_pins = len;  in tegra_xusb_padctl_group_parse_dt()
93 	for (i = 0; i < group->num_pins; i++) {  in tegra_xusb_padctl_group_parse_dt()
95 					       &group->pins[i]);  in tegra_xusb_padctl_group_parse_dt()
102 	group->num_pins = len;  in tegra_xusb_padctl_group_parse_dt()
105 				       &group->func);  in tegra_xusb_padctl_group_parse_dt()
111 	group->iddq = ofnode_read_u32_default(node, "nvidia,iddq", -1);  in tegra_xusb_padctl_group_parse_dt()
149 			      const struct tegra_xusb_padctl_group *group)  in tegra_xusb_padctl_group_apply()  argument
153 	for (i = 0; i < group->num_pins; i++) {  in tegra_xusb_padctl_group_apply()
158 		lane = tegra_xusb_padctl_find_lane(padctl, group->pins[i]);  in tegra_xusb_padctl_group_apply()
160 			pr_err("no lane for pin %s", group->pins[i]);  in tegra_xusb_padctl_group_apply()
165 							    group->func);  in tegra_xusb_padctl_group_apply()
168 			      group->func, lane->name, func);  in tegra_xusb_padctl_group_apply()
182 		if (lane->iddq > 0 && group->iddq >= 0) {  in tegra_xusb_padctl_group_apply()
183 			if (group->iddq != 0)  in tegra_xusb_padctl_group_apply()
202 		const struct tegra_xusb_padctl_group *group;  in tegra_xusb_padctl_config_apply()  local
205 		group = &config->groups[i];  in tegra_xusb_padctl_config_apply()
207 		err = tegra_xusb_padctl_group_apply(padctl, group);  in tegra_xusb_padctl_config_apply()
210 			      group->name, err);  in tegra_xusb_padctl_config_apply()
228 		struct tegra_xusb_padctl_group *group;  in tegra_xusb_padctl_config_parse_dt()  local
231 		group = &config->groups[config->num_groups];  in tegra_xusb_padctl_config_parse_dt()
233 		err = tegra_xusb_padctl_group_parse_dt(padctl, group, subnode);  in tegra_xusb_padctl_config_parse_dt()
235 			pr_err("failed to parse group %s", group->name);  in tegra_xusb_padctl_config_parse_dt()