Lines Matching defs:socfpga_sdr_ctrl
25 struct socfpga_sdr_ctrl { struct
26 u32 ctrl_cfg;
27 u32 dram_timing1;
28 u32 dram_timing2;
29 u32 dram_timing3;
30 u32 dram_timing4; /* 0x10 */
31 u32 lowpwr_timing;
32 u32 dram_odt;
33 u32 extratime1;
34 u32 __padding0[3];
35 u32 dram_addrw; /* 0x2c */
36 u32 dram_if_width; /* 0x30 */
37 u32 dram_dev_width;
38 u32 dram_sts;
39 u32 dram_intr;
40 u32 sbe_count; /* 0x40 */
41 u32 dbe_count;
42 u32 err_addr;
43 u32 drop_count;
44 u32 drop_addr; /* 0x50 */
45 u32 lowpwr_eq;
46 u32 lowpwr_ack;
47 u32 static_cfg;
48 u32 ctrl_width; /* 0x60 */
49 u32 cport_width;
50 u32 cport_wmap;
51 u32 cport_rmap;
52 u32 rfifo_cmap; /* 0x70 */
53 u32 wfifo_cmap;
54 u32 cport_rdwr;
55 u32 port_cfg;
56 u32 fpgaport_rst; /* 0x80 */
57 u32 __padding1;
58 u32 fifo_cfg;
59 u32 protport_default;
60 u32 prot_rule_addr; /* 0x90 */
61 u32 prot_rule_id;
62 u32 prot_rule_data;
63 u32 prot_rule_rdwr;
64 u32 __padding2[3];
65 u32 mp_priority; /* 0xac */
66 u32 mp_weight0; /* 0xb0 */
67 u32 mp_weight1;
68 u32 mp_weight2;
69 u32 mp_weight3;
70 u32 mp_pacing0; /* 0xc0 */
71 u32 mp_pacing1;
72 u32 mp_pacing2;
73 u32 mp_pacing3;
74 u32 mp_threshold0; /* 0xd0 */
75 u32 mp_threshold1;
76 u32 mp_threshold2;
77 u32 __padding3[29];
78 u32 phy_ctrl0; /* 0x150 */
79 u32 phy_ctrl1;
80 u32 phy_ctrl2;