108 #define DRAM_DCR_IO_WIDTH(n) (((n) & 0x3) << 1)  argument
112 #define DRAM_DCR_CHIP_DENSITY(n) (((n) & 0x7) << 3)  argument
120 #define DRAM_DCR_BUS_WIDTH(n) (((n) & 0x7) << 6)  argument
125 #define DRAM_DCR_RANK_SEL(n) (((n) & 0x3) << 10)  argument
128 #define DRAM_DCR_MODE(n) (((n) & 0x3) << 13)  argument
137 #define DRAM_DRR_TRFC(n) ((n) & 0xff)  argument
138 #define DRAM_DRR_TREFI(n) (((n) & 0xffff) << 8)  argument
139 #define DRAM_DRR_BURST(n) ((((n) - 1) & 0xf) << 24)  argument
141 #define DRAM_MCR_MODE_NORM(n) (((n) & 0x3) << 0)  argument
143 #define DRAM_MCR_MODE_DQ_OUT(n) (((n) & 0x3) << 2)  argument
145 #define DRAM_MCR_MODE_ADDR_OUT(n) (((n) & 0x3) << 4)  argument
147 #define DRAM_MCR_MODE_DQ_IN_OUT(n) (((n) & 0x3) << 6)  argument
149 #define DRAM_MCR_MODE_DQ_TURNON_DELAY(n) (((n) & 0x7) << 8)  argument
153 #define DRAM_MCR_MODE_EN(n) (((n) & 0x3) << 13)  argument
160 #define DRAM_ZQCR0_IMP_DIV(n) (((n) & 0xff) << 20)  argument
169 #define DRAM_MR_BURST_LENGTH(n) (((n) & 0x7) << 0)  argument
171 #define DRAM_MR_CAS_LAT(n) (((n) & 0x7) << 4)  argument
173 #define DRAM_MR_WRITE_RECOVERY(n) (((n) & 0x7) << 9)  argument