Lines Matching refs:AIPS1_BASE_ADDR
16 #define AIPS1_BASE_ADDR (0x40080000UL) macro
67 #define ERM_BASE_ADDR (AIPS1_BASE_ADDR + 0X000000000)
68 #define MSCM_BASE_ADDR (AIPS1_BASE_ADDR + 0X000001000)
69 #define SEMA42_BASE_ADDR (AIPS1_BASE_ADDR + 0X000002000)
70 #define INTC_MON_BASE_ADDR (AIPS1_BASE_ADDR + 0X000003000)
71 #define SWT2_BASE_ADDR (AIPS1_BASE_ADDR + 0X000004000)
72 #define SWT3_BASE_ADDR (AIPS1_BASE_ADDR + 0X000005000)
73 #define SWT4_BASE_ADDR (AIPS1_BASE_ADDR + 0X000006000)
74 #define STM1_BASE_ADDR (AIPS1_BASE_ADDR + 0X000007000)
75 #define EIM_BASE_ADDR (AIPS1_BASE_ADDR + 0X000008000)
76 #define APB_BASE_ADDR (AIPS1_BASE_ADDR + 0X000009000)
77 #define XBIC_BASE_ADDR (AIPS1_BASE_ADDR + 0X000012000)
78 #define MIPI_BASE_ADDR (AIPS1_BASE_ADDR + 0X000020000)
79 #define DMAMUX1_BASE_ADDR (AIPS1_BASE_ADDR + 0X000021000)
80 #define MMDC1_BASE_ADDR (AIPS1_BASE_ADDR + 0X000022000)
81 #define MEW1_BASE_ADDR (AIPS1_BASE_ADDR + 0X000023000)
82 #define DDR1_BASE_ADDR (AIPS1_BASE_ADDR + 0X000024000)
83 #define CCI1_BASE_ADDR (AIPS1_BASE_ADDR + 0X000025000)
84 #define QUADSPI0_BASE_ADDR (AIPS1_BASE_ADDR + 0X000026000)
85 #define PIT1_BASE_ADDR (AIPS1_BASE_ADDR + 0X00002A000)
86 #define FCCU_BASE_ADDR (AIPS1_BASE_ADDR + 0X000030000)
87 #define FLEXTIMER_FTM1_BASE_ADDR (AIPS1_BASE_ADDR + 0X000036000)
88 #define I2C1_BASE_ADDR (AIPS1_BASE_ADDR + 0X000038000)
89 #define I2C2_BASE_ADDR (AIPS1_BASE_ADDR + 0X00003A000)
90 #define LINFLEXD1_BASE_ADDR (AIPS1_BASE_ADDR + 0X00003C000)
91 #define FLEXCAN1_BASE_ADDR (AIPS1_BASE_ADDR + 0X00003E000)
92 #define SPI1_BASE_ADDR (AIPS1_BASE_ADDR + 0X000040000)
93 #define SPI3_BASE_ADDR (AIPS1_BASE_ADDR + 0X000042000)
94 #define IPL_BASE_ADDR (AIPS1_BASE_ADDR + 0X000043000)
95 #define CGM_CMU_BASE_ADDR (AIPS1_BASE_ADDR + 0X000044000)
96 #define PMC_BASE_ADDR (AIPS1_BASE_ADDR + 0X000048000)
97 #define CRC1_BASE_ADDR (AIPS1_BASE_ADDR + 0X00004C000)
98 #define TMU_BASE_ADDR (AIPS1_BASE_ADDR + 0X00004E000)
99 #define VIU1_BASE_ADDR (AIPS1_BASE_ADDR + 0X000050000)
100 #define JPEG_BASE_ADDR (AIPS1_BASE_ADDR + 0X000054000)
101 #define H264_DEC_BASE_ADDR (AIPS1_BASE_ADDR + 0X000058000)
102 #define H264_ENC_BASE_ADDR (AIPS1_BASE_ADDR + 0X00005C000)
103 #define MEMU_BASE_ADDR (AIPS1_BASE_ADDR + 0X000060000)
104 #define STCU_BASE_ADDR (AIPS1_BASE_ADDR + 0X000064000)
105 #define SLFTST_CTRL_BASE_ADDR (AIPS1_BASE_ADDR + 0X000066000)
106 #define MCT_BASE_ADDR (AIPS1_BASE_ADDR + 0X000068000)
107 #define REP_BASE_ADDR (AIPS1_BASE_ADDR + 0X00006A000)
108 #define MBIST_CONTROLLER_BASE_ADDR (AIPS1_BASE_ADDR + 0X00006C000)
109 #define BOOT_LOADER_BASE_ADDR (AIPS1_BASE_ADDR + 0X00006F000)