88 #define DDR3_CL(n)		(((((n) - 4) & 0x7) << 4)\  argument
89 				| ((((n) - 4) & 0x8) >> 1))
90 #define DDR3_WR(n)		(((n) & 0x7) << 9)  argument
97 #define DDR3_MR1_AL(n)		(((n) & 0x3) << 3)  argument
110 #define DDR3_MR2_CWL(n)		((((n) - 5) & 0x7) << 3)  argument
137 #define LPDDR2_N_WR(n)		(((n) - 2) << 5)  argument
212 #define LPDDR3_N_WR(n)		((n) << 5)  argument
399 #define DDR4_WR_RTP(n)		((n) << 9)  argument
400 #define DDR4_CL(n)		((((n) & 0xe) << 3) | ((n) & 1) << 2)  argument
401 #define DDR4_DLL_RESET(n)	((n) << 8)  argument
406 #define DDR4_AL			((n) << 3)
421 #define DDR4_MR2_CWL(n)		((n) << 3)  argument
427 #define DDR4_READ_PREAMBLE(n)	((n) << 11)  argument
428 #define DDR4_WRITE_PREAMBLE(n)	((n) << 12)  argument
429 #define DDR4_READ_PREAMBLE_TRAIN(n)	((n) << 10)  argument
432 #define DDR4_RD_DBI(n)		((n) << 12)  argument
433 #define DDR4_WR_DBI(n)		((n) << 11)  argument
434 #define DDR4_DM(n)		((n) << 10)  argument
447 #define DDR4_TCCD_L(n)		(((n) - 4) << 10)  argument