Lines Matching refs:AIPS2_BASE_ADDR
18 #define AIPS2_BASE_ADDR 0x83F00000 macro
28 #define AIPS2_BASE_ADDR 0x63F00000 macro
91 #define PLL1_BASE_ADDR (AIPS2_BASE_ADDR + 0x00080000)
92 #define PLL2_BASE_ADDR (AIPS2_BASE_ADDR + 0x00084000)
93 #define PLL3_BASE_ADDR (AIPS2_BASE_ADDR + 0x00088000)
95 #define PLL4_BASE_ADDR (AIPS2_BASE_ADDR + 0x0008c000)
97 #define AHBMAX_BASE_ADDR (AIPS2_BASE_ADDR + 0x00094000)
98 #define IIM_BASE_ADDR (AIPS2_BASE_ADDR + 0x00098000)
99 #define CSU_BASE_ADDR (AIPS2_BASE_ADDR + 0x0009C000)
100 #define ARM_BASE_ADDR (AIPS2_BASE_ADDR + 0x000A0000)
101 #define OWIRE_BASE_ADDR (AIPS2_BASE_ADDR + 0x000A4000)
102 #define FIRI_BASE_ADDR (AIPS2_BASE_ADDR + 0x000A8000)
103 #define CSPI2_BASE_ADDR (AIPS2_BASE_ADDR + 0x000AC000)
104 #define SDMA_BASE_ADDR (AIPS2_BASE_ADDR + 0x000B0000)
105 #define SCC_BASE_ADDR (AIPS2_BASE_ADDR + 0x000B4000)
106 #define ROMCP_BASE_ADDR (AIPS2_BASE_ADDR + 0x000B8000)
107 #define RTIC_BASE_ADDR (AIPS2_BASE_ADDR + 0x000BC000)
108 #define CSPI3_BASE_ADDR (AIPS2_BASE_ADDR + 0x000C0000)
109 #define I2C2_BASE_ADDR (AIPS2_BASE_ADDR + 0x000C4000)
110 #define I2C1_BASE_ADDR (AIPS2_BASE_ADDR + 0x000C8000)
111 #define SSI1_BASE_ADDR (AIPS2_BASE_ADDR + 0x000CC000)
112 #define AUDMUX_BASE_ADDR (AIPS2_BASE_ADDR + 0x000D0000)
113 #define M4IF_BASE_ADDR (AIPS2_BASE_ADDR + 0x000D8000)
114 #define ESDCTL_BASE_ADDR (AIPS2_BASE_ADDR + 0x000D9000)
115 #define WEIM_BASE_ADDR (AIPS2_BASE_ADDR + 0x000DA000)
116 #define NFC_BASE_ADDR (AIPS2_BASE_ADDR + 0x000DB000)
117 #define EMI_BASE_ADDR (AIPS2_BASE_ADDR + 0x000DBF00)
118 #define MIPI_HSC_BASE_ADDR (AIPS2_BASE_ADDR + 0x000DC000)
119 #define ATA_BASE_ADDR (AIPS2_BASE_ADDR + 0x000E0000)
120 #define SIM_BASE_ADDR (AIPS2_BASE_ADDR + 0x000E4000)
121 #define SSI3BASE_ADDR (AIPS2_BASE_ADDR + 0x000E8000)
122 #define FEC_BASE_ADDR (AIPS2_BASE_ADDR + 0x000EC000)
123 #define TVE_BASE_ADDR (AIPS2_BASE_ADDR + 0x000F0000)
124 #define VPU_BASE_ADDR (AIPS2_BASE_ADDR + 0x000F4000)
125 #define SAHARA_BASE_ADDR (AIPS2_BASE_ADDR + 0x000F8000)
128 #define UART5_BASE_ADDR (AIPS2_BASE_ADDR + 0x00090000)