Lines Matching refs:AIPS1_BASE_ADDR
17 #define AIPS1_BASE_ADDR 0x73F00000 macro
27 #define AIPS1_BASE_ADDR 0x53F00000 macro
60 #define OTG_BASE_ADDR (AIPS1_BASE_ADDR + 0x00080000)
61 #define GPIO1_BASE_ADDR (AIPS1_BASE_ADDR + 0x00084000)
62 #define GPIO2_BASE_ADDR (AIPS1_BASE_ADDR + 0x00088000)
63 #define GPIO3_BASE_ADDR (AIPS1_BASE_ADDR + 0x0008C000)
64 #define GPIO4_BASE_ADDR (AIPS1_BASE_ADDR + 0x00090000)
65 #define KPP_BASE_ADDR (AIPS1_BASE_ADDR + 0x00094000)
66 #define WDOG1_BASE_ADDR (AIPS1_BASE_ADDR + 0x00098000)
67 #define WDOG2_BASE_ADDR (AIPS1_BASE_ADDR + 0x0009C000)
68 #define GPT1_BASE_ADDR (AIPS1_BASE_ADDR + 0x000A0000)
69 #define SRTC_BASE_ADDR (AIPS1_BASE_ADDR + 0x000A4000)
70 #define IOMUXC_BASE_ADDR (AIPS1_BASE_ADDR + 0x000A8000)
71 #define EPIT1_BASE_ADDR (AIPS1_BASE_ADDR + 0x000AC000)
72 #define EPIT2_BASE_ADDR (AIPS1_BASE_ADDR + 0x000B0000)
73 #define PWM1_BASE_ADDR (AIPS1_BASE_ADDR + 0x000B4000)
74 #define PWM2_BASE_ADDR (AIPS1_BASE_ADDR + 0x000B8000)
75 #define UART1_BASE (AIPS1_BASE_ADDR + 0x000BC000)
76 #define UART2_BASE (AIPS1_BASE_ADDR + 0x000C0000)
77 #define SRC_BASE_ADDR (AIPS1_BASE_ADDR + 0x000D0000)
78 #define CCM_BASE_ADDR (AIPS1_BASE_ADDR + 0x000D4000)
79 #define GPC_BASE_ADDR (AIPS1_BASE_ADDR + 0x000D8000)
82 #define GPIO5_BASE_ADDR (AIPS1_BASE_ADDR + 0x000DC000)
83 #define GPIO6_BASE_ADDR (AIPS1_BASE_ADDR + 0x000E0000)
84 #define GPIO7_BASE_ADDR (AIPS1_BASE_ADDR + 0x000E4000)
85 #define I2C3_BASE_ADDR (AIPS1_BASE_ADDR + 0x000EC000)
86 #define UART4_BASE_ADDR (AIPS1_BASE_ADDR + 0x000F0000)