Lines Matching refs:MMIO_BASE
20 #define GIC500_BASE (MMIO_BASE + 0x06E00000)
21 #define UART0_BASE (MMIO_BASE + 0x07180000)
22 #define UART1_BASE (MMIO_BASE + 0x07190000)
23 #define UART2_BASE (MMIO_BASE + 0x071A0000)
24 #define UART3_BASE (MMIO_BASE + 0x071B0000)
26 #define PMU_BASE (MMIO_BASE + 0x07310000)
27 #define PMUGRF_BASE (MMIO_BASE + 0x07320000)
28 #define SGRF_BASE (MMIO_BASE + 0x07330000)
29 #define PMUSRAM_BASE (MMIO_BASE + 0x073B0000)
30 #define PWM_BASE (MMIO_BASE + 0x07420000)
32 #define CIC_BASE (MMIO_BASE + 0x07620000)
33 #define PD_BUS0_BASE (MMIO_BASE + 0x07650000)
34 #define DCF_BASE (MMIO_BASE + 0x076A0000)
35 #define GPIO0_BASE (MMIO_BASE + 0x07720000)
36 #define GPIO1_BASE (MMIO_BASE + 0x07730000)
37 #define PMUCRU_BASE (MMIO_BASE + 0x07750000)
38 #define CRU_BASE (MMIO_BASE + 0x07760000)
39 #define GRF_BASE (MMIO_BASE + 0x07770000)
40 #define GPIO2_BASE (MMIO_BASE + 0x07780000)
41 #define GPIO3_BASE (MMIO_BASE + 0x07788000)
42 #define GPIO4_BASE (MMIO_BASE + 0x07790000)
43 #define WDT1_BASE (MMIO_BASE + 0x07840000)
44 #define WDT0_BASE (MMIO_BASE + 0x07848000)
45 #define TIMER_BASE (MMIO_BASE + 0x07850000)
46 #define STIME_BASE (MMIO_BASE + 0x07860000)
47 #define SRAM_BASE (MMIO_BASE + 0x078C0000)
48 #define SERVICE_NOC_0_BASE (MMIO_BASE + 0x07A50000)
49 #define DDRC0_BASE (MMIO_BASE + 0x07A80000)
50 #define SERVICE_NOC_1_BASE (MMIO_BASE + 0x07A84000)
51 #define DDRC1_BASE (MMIO_BASE + 0x07A88000)
52 #define SERVICE_NOC_2_BASE (MMIO_BASE + 0x07A8C000)
53 #define SERVICE_NOC_3_BASE (MMIO_BASE + 0x07A90000)
54 #define CCI500_BASE (MMIO_BASE + 0x07B00000)
55 #define COLD_BOOT_BASE (MMIO_BASE + 0x07FF0000)