Lines Matching refs:PHY_REG
218 ptiming_config->odt = (mmio_read_32(PHY_REG(0, 5)) >> 16) & 0x1; in sdram_timing_cfg_init()
1400 mmio_clrsetbits_32(PHY_REG(i, 5), 0x7 << 16, drv_odt_val); in gen_rk3399_set_odt()
1401 mmio_clrsetbits_32(PHY_REG(i, 133), 0x7 << 16, drv_odt_val); in gen_rk3399_set_odt()
1402 mmio_clrsetbits_32(PHY_REG(i, 261), 0x7 << 16, drv_odt_val); in gen_rk3399_set_odt()
1403 mmio_clrsetbits_32(PHY_REG(i, 389), 0x7 << 16, drv_odt_val); in gen_rk3399_set_odt()
1405 mmio_clrsetbits_32(PHY_REG(i, 6), 0x7 << 24, drv_odt_val); in gen_rk3399_set_odt()
1406 mmio_clrsetbits_32(PHY_REG(i, 134), 0x7 << 24, drv_odt_val); in gen_rk3399_set_odt()
1407 mmio_clrsetbits_32(PHY_REG(i, 262), 0x7 << 24, drv_odt_val); in gen_rk3399_set_odt()
1408 mmio_clrsetbits_32(PHY_REG(i, 390), 0x7 << 24, drv_odt_val); in gen_rk3399_set_odt()
1432 mmio_setbits_32(PHY_REG(ch, 514), 1); in gen_rk3399_phy_dll_bypass()
1433 mmio_setbits_32(PHY_REG(ch, 642), 1); in gen_rk3399_phy_dll_bypass()
1434 mmio_setbits_32(PHY_REG(ch, 770), 1); in gen_rk3399_phy_dll_bypass()
1439 mmio_clrsetbits_32(PHY_REG(ch, 1 + 128 * i), 0x7ff << 8, in gen_rk3399_phy_dll_bypass()
1442 mmio_clrsetbits_32(PHY_REG(ch, 11 + 128 * i), 0x3ff, in gen_rk3399_phy_dll_bypass()
1445 mmio_clrsetbits_32(PHY_REG(ch, 2 + 128 * i), 0x3ff, in gen_rk3399_phy_dll_bypass()
1447 mmio_clrsetbits_32(PHY_REG(ch, 78 + 128 * i), 0xf, in gen_rk3399_phy_dll_bypass()
1452 mmio_clrsetbits_32(PHY_REG(ch, 513 + 128 * i), in gen_rk3399_phy_dll_bypass()
1455 if ((mmio_read_32(PHY_REG(ch, 86)) & 0xc00) == 0) { in gen_rk3399_phy_dll_bypass()
1463 (mmio_read_32(PHY_REG(ch, 63 + i * 128)) in gen_rk3399_phy_dll_bypass()
1465 mmio_clrsetbits_32(PHY_REG(ch, 63 + i * 128), in gen_rk3399_phy_dll_bypass()
1472 mmio_clrsetbits_32(PHY_REG(ch, 78 + i * 128), in gen_rk3399_phy_dll_bypass()
1476 } else if (mmio_read_32(PHY_REG(ch, 86)) & 0xc00) { in gen_rk3399_phy_dll_bypass()
1479 mmio_clrsetbits_32(PHY_REG(ch, 63 + i * 128), in gen_rk3399_phy_dll_bypass()
1484 mmio_clrbits_32(PHY_REG(ch, 78 + i * 128), 0x07 << 8); in gen_rk3399_phy_dll_bypass()
1489 mmio_clrsetbits_32(PHY_REG(ch, 86), 0xf << 8, sw_master_mode << 8); in gen_rk3399_phy_dll_bypass()
1490 mmio_clrsetbits_32(PHY_REG(ch, 214), 0xf << 8, sw_master_mode << 8); in gen_rk3399_phy_dll_bypass()
1491 mmio_clrsetbits_32(PHY_REG(ch, 342), 0xf << 8, sw_master_mode << 8); in gen_rk3399_phy_dll_bypass()
1492 mmio_clrsetbits_32(PHY_REG(ch, 470), 0xf << 8, sw_master_mode << 8); in gen_rk3399_phy_dll_bypass()
1495 mmio_clrsetbits_32(PHY_REG(ch, 547), 0xf << 16, sw_master_mode << 16); in gen_rk3399_phy_dll_bypass()
1496 mmio_clrsetbits_32(PHY_REG(ch, 675), 0xf << 16, sw_master_mode << 16); in gen_rk3399_phy_dll_bypass()
1497 mmio_clrsetbits_32(PHY_REG(ch, 803), 0xf << 16, sw_master_mode << 16); in gen_rk3399_phy_dll_bypass()
1517 mmio_clrsetbits_32(PHY_REG(i, 896), (0x3 << 8) | 1, fn << 8); in gen_rk3399_phy_params()
1522 mmio_clrbits_32(PHY_REG(i, 913), 1); in gen_rk3399_phy_params()
1524 mmio_setbits_32(PHY_REG(i, 913), 1); in gen_rk3399_phy_params()
1531 mmio_clrsetbits_32(PHY_REG(i, 87), 0xf << 16, tmp << 16); in gen_rk3399_phy_params()
1532 mmio_clrsetbits_32(PHY_REG(i, 215), 0xf << 16, tmp << 16); in gen_rk3399_phy_params()
1533 mmio_clrsetbits_32(PHY_REG(i, 343), 0xf << 16, tmp << 16); in gen_rk3399_phy_params()
1534 mmio_clrsetbits_32(PHY_REG(i, 471), 0xf << 16, tmp << 16); in gen_rk3399_phy_params()
1541 mmio_clrsetbits_32(PHY_REG(i, 911), 0x1fff, tmp); in gen_rk3399_phy_params()
1542 mmio_clrsetbits_32(PHY_REG(i, 919), 0x1fff, tmp); in gen_rk3399_phy_params()
1549 mmio_clrsetbits_32(PHY_REG(i, 911), 0x1fff << 16, tmp << 16); in gen_rk3399_phy_params()
1550 mmio_clrsetbits_32(PHY_REG(i, 919), 0x1fff << 16, tmp << 16); in gen_rk3399_phy_params()
1562 mmio_clrsetbits_32(PHY_REG(i, 922), 0xf << 24, tmp << 24); in gen_rk3399_phy_params()
1569 mmio_clrsetbits_32(PHY_REG(i, 947), 0x7 << 8, tmp << 8); in gen_rk3399_phy_params()
1592 mmio_clrsetbits_32(PHY_REG(i, 77), 0x2ff << 16, tmp << 16); in gen_rk3399_phy_params()
1593 mmio_clrsetbits_32(PHY_REG(i, 205), 0x2ff << 16, tmp << 16); in gen_rk3399_phy_params()
1594 mmio_clrsetbits_32(PHY_REG(i, 333), 0x2ff << 16, tmp << 16); in gen_rk3399_phy_params()
1595 mmio_clrsetbits_32(PHY_REG(i, 461), 0x2ff << 16, tmp << 16); in gen_rk3399_phy_params()
1600 mmio_clrsetbits_32(PHY_REG(i, 10), 0xf, tmp); in gen_rk3399_phy_params()
1601 mmio_clrsetbits_32(PHY_REG(i, 138), 0xf, tmp); in gen_rk3399_phy_params()
1602 mmio_clrsetbits_32(PHY_REG(i, 266), 0xf, tmp); in gen_rk3399_phy_params()
1603 mmio_clrsetbits_32(PHY_REG(i, 394), 0xf, tmp); in gen_rk3399_phy_params()
1607 mmio_clrsetbits_32(PHY_REG(i, 80), 0xf << 16, tmp << 16); in gen_rk3399_phy_params()
1608 mmio_clrsetbits_32(PHY_REG(i, 208), 0xf << 16, tmp << 16); in gen_rk3399_phy_params()
1609 mmio_clrsetbits_32(PHY_REG(i, 336), 0xf << 16, tmp << 16); in gen_rk3399_phy_params()
1610 mmio_clrsetbits_32(PHY_REG(i, 464), 0xf << 16, tmp << 16); in gen_rk3399_phy_params()
1637 mmio_clrsetbits_32(PHY_REG(i, 9), 0xf << 16, tmp << 16); in gen_rk3399_phy_params()
1638 mmio_clrsetbits_32(PHY_REG(i, 137), 0xf << 16, tmp << 16); in gen_rk3399_phy_params()
1639 mmio_clrsetbits_32(PHY_REG(i, 265), 0xf << 16, tmp << 16); in gen_rk3399_phy_params()
1640 mmio_clrsetbits_32(PHY_REG(i, 393), 0xf << 16, tmp << 16); in gen_rk3399_phy_params()
1643 mmio_clrsetbits_32(PHY_REG(i, 86), 0xf, tmp); in gen_rk3399_phy_params()
1644 mmio_clrsetbits_32(PHY_REG(i, 214), 0xf, tmp); in gen_rk3399_phy_params()
1645 mmio_clrsetbits_32(PHY_REG(i, 342), 0xf, tmp); in gen_rk3399_phy_params()
1646 mmio_clrsetbits_32(PHY_REG(i, 470), 0xf, tmp); in gen_rk3399_phy_params()
1658 mmio_clrsetbits_32(PHY_REG(i, 9), 0xf << 8, tmp << 8); in gen_rk3399_phy_params()
1659 mmio_clrsetbits_32(PHY_REG(i, 137), 0xf << 8, tmp << 8); in gen_rk3399_phy_params()
1660 mmio_clrsetbits_32(PHY_REG(i, 265), 0xf << 8, tmp << 8); in gen_rk3399_phy_params()
1661 mmio_clrsetbits_32(PHY_REG(i, 393), 0xf << 8, tmp << 8); in gen_rk3399_phy_params()
1664 mmio_clrsetbits_32(PHY_REG(i, 85), 0xf << 24, tmp << 24); in gen_rk3399_phy_params()
1665 mmio_clrsetbits_32(PHY_REG(i, 213), 0xf << 24, tmp << 24); in gen_rk3399_phy_params()
1666 mmio_clrsetbits_32(PHY_REG(i, 341), 0xf << 24, tmp << 24); in gen_rk3399_phy_params()
1667 mmio_clrsetbits_32(PHY_REG(i, 469), 0xf << 24, tmp << 24); in gen_rk3399_phy_params()
1678 mmio_clrbits_32(PHY_REG(i, 84), 0x1 << 16); in gen_rk3399_phy_params()
1679 mmio_clrbits_32(PHY_REG(i, 212), 0x1 << 16); in gen_rk3399_phy_params()
1680 mmio_clrbits_32(PHY_REG(i, 340), 0x1 << 16); in gen_rk3399_phy_params()
1681 mmio_clrbits_32(PHY_REG(i, 468), 0x1 << 16); in gen_rk3399_phy_params()
1683 mmio_setbits_32(PHY_REG(i, 84), 0x1 << 16); in gen_rk3399_phy_params()
1684 mmio_setbits_32(PHY_REG(i, 212), 0x1 << 16); in gen_rk3399_phy_params()
1685 mmio_setbits_32(PHY_REG(i, 340), 0x1 << 16); in gen_rk3399_phy_params()
1686 mmio_setbits_32(PHY_REG(i, 468), 0x1 << 16); in gen_rk3399_phy_params()
1881 mmio_clrbits_32(PHY_REG(0, 896), 1); in dram_dfs_init()
1882 mmio_clrbits_32(PHY_REG(1, 896), 1); in dram_dfs_init()
1889 if (((mmio_read_32(PHY_REG(0, 86)) >> 8) & 0xf) != 0xc) { in dram_dfs_init()
1896 mmio_clrsetbits_32(PHY_REG(0, 896), 0x3 << 8, in dram_dfs_init()
1898 rddqs_slave = (mmio_read_32(PHY_REG(0, 77)) >> 16) & 0x3ff; in dram_dfs_init()
1901 rddqs_adjust = mmio_read_32(PHY_REG(0, 78)) & 0xf; in dram_dfs_init()
2092 mmio_clrbits_32(PHY_REG(0, 896), 1); in ddr_prepare_for_sys_resume()
2093 mmio_clrbits_32(PHY_REG(1, 896), 1); in ddr_prepare_for_sys_resume()