191 #define read_el1_ctx_common(ctx, reg)		(((ctx)->common).reg)  argument
193 #define write_el1_ctx_common(ctx, reg, val)	((((ctx)->common).reg)	\  argument
196 #define write_el1_ctx_common_sysreg128(ctx, reg, val)	((((ctx)->common).reg)	\  argument
199 #define read_el1_ctx_arch_timer(ctx, reg)		(((ctx)->arch_timer).reg)  argument
200 #define write_el1_ctx_arch_timer(ctx, reg, val)	((((ctx)->arch_timer).reg)	\  argument
204 #define read_el1_ctx_aarch32(ctx, reg)		(((ctx)->el1_aarch32).reg)  argument
205 #define write_el1_ctx_aarch32(ctx, reg, val)	((((ctx)->el1_aarch32).reg)	\  argument
208 #define read_el1_ctx_aarch32(ctx, reg)		ULL(0)  argument
209 #define write_el1_ctx_aarch32(ctx, reg, val)  argument
213 #define read_el1_ctx_mte2(ctx, reg)		(((ctx)->mte2).reg)  argument
214 #define write_el1_ctx_mte2(ctx, reg, val)	((((ctx)->mte2).reg)	\  argument
217 #define read_el1_ctx_mte2(ctx, reg)		ULL(0)  argument
218 #define write_el1_ctx_mte2(ctx, reg, val)  argument
222 #define read_el1_ctx_ras(ctx, reg)		(((ctx)->ras).reg)  argument
223 #define write_el1_ctx_ras(ctx, reg, val)	((((ctx)->ras).reg)	\  argument
226 #define read_el1_ctx_ras(ctx, reg)		ULL(0)  argument
227 #define write_el1_ctx_ras(ctx, reg, val)  argument
231 #define read_el1_ctx_s1pie(ctx, reg)		(((ctx)->s1pie).reg)  argument
232 #define write_el1_ctx_s1pie(ctx, reg, val)	((((ctx)->s1pie).reg)	\  argument
235 #define read_el1_ctx_s1pie(ctx, reg)		ULL(0)  argument
236 #define write_el1_ctx_s1pie(ctx, reg, val)  argument
240 #define read_el1_ctx_s1poe(ctx, reg)		(((ctx)->s1poe).reg)  argument
241 #define write_el1_ctx_s1poe(ctx, reg, val)	((((ctx)->s1poe).reg)	\  argument
244 #define read_el1_ctx_s1poe(ctx, reg)		ULL(0)  argument
245 #define write_el1_ctx_s1poe(ctx, reg, val)  argument
249 #define read_el1_ctx_s2poe(ctx, reg)		(((ctx)->s2poe).reg)  argument
250 #define write_el1_ctx_s2poe(ctx, reg, val)	((((ctx)->s2poe).reg)	\  argument
253 #define read_el1_ctx_s2poe(ctx, reg)		ULL(0)  argument
254 #define write_el1_ctx_s2poe(ctx, reg, val)  argument
258 #define read_el1_ctx_tcr2(ctx, reg)		(((ctx)->tcr2).reg)  argument
259 #define write_el1_ctx_tcr2(ctx, reg, val)	((((ctx)->tcr2).reg)	\  argument
262 #define read_el1_ctx_tcr2(ctx, reg)		ULL(0)  argument
263 #define write_el1_ctx_tcr2(ctx, reg, val)  argument
267 #define read_el1_ctx_trf(ctx, reg)		(((ctx)->trf).reg)  argument
268 #define write_el1_ctx_trf(ctx, reg, val)	((((ctx)->trf).reg)	\  argument
271 #define read_el1_ctx_trf(ctx, reg)		ULL(0)  argument
272 #define write_el1_ctx_trf(ctx, reg, val)  argument
276 #define read_el1_ctx_csv2_2(ctx, reg)		(((ctx)->csv2_2).reg)  argument
277 #define write_el1_ctx_csv2_2(ctx, reg, val)	((((ctx)->csv2_2).reg)	\  argument
280 #define read_el1_ctx_csv2_2(ctx, reg)		ULL(0)  argument
281 #define write_el1_ctx_csv2_2(ctx, reg, val)  argument
285 #define read_el1_ctx_gcs(ctx, reg)		(((ctx)->gcs).reg)  argument
286 #define write_el1_ctx_gcs(ctx, reg, val)	((((ctx)->gcs).reg)	\  argument
289 #define read_el1_ctx_gcs(ctx, reg)		ULL(0)  argument
290 #define write_el1_ctx_gcs(ctx, reg, val)  argument
294 #define read_el1_ctx_the(ctx, reg)		(((ctx)->the).reg)  argument
295 #define write_el1_ctx_the_sysreg128(ctx, reg, val)	((((ctx)->the).reg)	\  argument
298 #define read_el1_ctx_the(ctx, reg)		ULL(0)  argument
299 #define write_el1_ctx_the_sysreg128(ctx, reg, val)  argument
303 #define read_el1_ctx_sctlr2(ctx, reg)		(((ctx)->sctlr2).reg)  argument
304 #define write_el1_ctx_sctlr2(ctx, reg, val)	((((ctx)->sctlr2).reg)	\  argument
307 #define read_el1_ctx_sctlr2(ctx, reg)		ULL(0)  argument
308 #define write_el1_ctx_sctlr2(ctx, reg, val)  argument
312 #define read_el1_ctx_ls64(ctx, reg)		(((ctx)->ls64).reg)  argument
313 #define write_el1_ctx_ls64(ctx, reg, val)	((((ctx)->ls64).reg)	\  argument
316 #define read_el1_ctx_ls64(ctx, reg)		ULL(0)  argument
317 #define write_el1_ctx_ls64(ctx, reg, val)  argument