217 	mmio_setbits_32(priv->rcc + RCC_DDRITFCFGR, RCC_DDRITFCFGR_DDRRST);  in ddr_reset()
218 	mmio_write_32(priv->rcc + RCC_DDRPHYCAPBCFGR,  in ddr_reset()
221 	mmio_write_32(priv->rcc + RCC_DDRCAPBCFGR,  in ddr_reset()
224 	mmio_write_32(priv->rcc + RCC_DDRCFGR,  in ddr_reset()
229 	mmio_setbits_32(priv->rcc + RCC_DDRITFCFGR, RCC_DDRITFCFGR_DDRRST);  in ddr_reset()
230 	mmio_write_32(priv->rcc + RCC_DDRPHYCAPBCFGR,  in ddr_reset()
232 	mmio_write_32(priv->rcc + RCC_DDRCAPBCFGR,  in ddr_reset()
234 	mmio_write_32(priv->rcc + RCC_DDRCFGR, RCC_DDRCFGR_DDRCFGEN | RCC_DDRCFGR_DDRCFGLPEN);  in ddr_reset()
243 	mmio_write_32(priv->rcc + RCC_DDRCPCFGR,  in ddr_standby_reset()
245 	mmio_setbits_32(priv->rcc + RCC_DDRITFCFGR, RCC_DDRITFCFGR_DDRRST);  in ddr_standby_reset()
246 	mmio_write_32(priv->rcc + RCC_DDRPHYCAPBCFGR,  in ddr_standby_reset()
249 	mmio_write_32(priv->rcc + RCC_DDRCAPBCFGR,  in ddr_standby_reset()
253 	mmio_clrbits_32(priv->rcc + RCC_DDRITFCFGR, RCC_DDRITFCFGR_DDRPHYDLP);  in ddr_standby_reset()
254 	mmio_setbits_32(priv->rcc + RCC_DDRPHYCCFGR, RCC_DDRPHYCCFGR_DDRPHYCEN);  in ddr_standby_reset()
263 	mmio_write_32(priv->rcc + RCC_DDRCPCFGR, RCC_DDRCPCFGR_DDRCPEN | RCC_DDRCPCFGR_DDRCPLPEN);  in ddr_standby_reset_release()
264 	mmio_clrbits_32(priv->rcc + RCC_DDRITFCFGR, RCC_DDRITFCFGR_DDRRST);  in ddr_standby_reset_release()
265 	mmio_clrbits_32(priv->rcc + RCC_DDRPHYCAPBCFGR, RCC_DDRPHYCAPBCFGR_DDRPHYCAPBRST);  in ddr_standby_reset_release()
266 	mmio_write_32(priv->rcc + RCC_DDRCFGR, RCC_DDRCFGR_DDRCFGEN | RCC_DDRCFGR_DDRCFGLPEN);  in ddr_standby_reset_release()
280 	mmio_write_32(priv->rcc + RCC_DDRPHYCCFGR, RCC_DDRPHYCCFGR_DDRPHYCEN);  in ddr_sysconf_configuration()
281 	mmio_setbits_32(priv->rcc + RCC_DDRITFCFGR, RCC_DDRITFCFGR_DDRRST);  in ddr_sysconf_configuration()
399 		mmio_clrbits_32(priv->rcc + RCC_DDRCAPBCFGR, RCC_DDRCAPBCFGR_DDRCAPBRST);  in stm32mp2_ddr_init()
432 		mmio_clrbits_32(priv->rcc + RCC_DDRITFCFGR, RCC_DDRITFCFGR_DDRRST);  in stm32mp2_ddr_init()