Lines Matching refs:DDRCTL_REG_REG

48 #define DDRCTL_REG_REG(x, z)	DDRCTL_REG(x, stm32mp2_ddrctrl_reg, z)  macro
50 	DDRCTL_REG_REG(mstr, true),
51 	DDRCTL_REG_REG(mrctrl0, false),
52 	DDRCTL_REG_REG(mrctrl1, false),
53 	DDRCTL_REG_REG(mrctrl2, false),
54 	DDRCTL_REG_REG(derateen, true),
55 	DDRCTL_REG_REG(derateint, false),
56 	DDRCTL_REG_REG(deratectl, false),
57 	DDRCTL_REG_REG(pwrctl, false),
58 	DDRCTL_REG_REG(pwrtmg, true),
59 	DDRCTL_REG_REG(hwlpctl, true),
60 	DDRCTL_REG_REG(rfshctl0, false),
61 	DDRCTL_REG_REG(rfshctl1, false),
62 	DDRCTL_REG_REG(rfshctl3, true),
63 	DDRCTL_REG_REG(crcparctl0, false),
64 	DDRCTL_REG_REG(crcparctl1, false),
65 	DDRCTL_REG_REG(init0, true),
66 	DDRCTL_REG_REG(init1, false),
67 	DDRCTL_REG_REG(init2, false),
68 	DDRCTL_REG_REG(init3, true),
69 	DDRCTL_REG_REG(init4, true),
70 	DDRCTL_REG_REG(init5, false),
71 	DDRCTL_REG_REG(init6, true),
72 	DDRCTL_REG_REG(init7, true),
73 	DDRCTL_REG_REG(dimmctl, false),
74 	DDRCTL_REG_REG(rankctl, true),
75 	DDRCTL_REG_REG(rankctl1, true),
76 	DDRCTL_REG_REG(zqctl0, true),
77 	DDRCTL_REG_REG(zqctl1, false),
78 	DDRCTL_REG_REG(zqctl2, false),
79 	DDRCTL_REG_REG(dfitmg0, true),
80 	DDRCTL_REG_REG(dfitmg1, true),
81 	DDRCTL_REG_REG(dfilpcfg0, false),
82 	DDRCTL_REG_REG(dfilpcfg1, false),
83 	DDRCTL_REG_REG(dfiupd0, true),
84 	DDRCTL_REG_REG(dfiupd1, false),
85 	DDRCTL_REG_REG(dfiupd2, false),
86 	DDRCTL_REG_REG(dfimisc, true),
87 	DDRCTL_REG_REG(dfitmg2, true),
88 	DDRCTL_REG_REG(dfitmg3, false),
89 	DDRCTL_REG_REG(dbictl, true),
90 	DDRCTL_REG_REG(dfiphymstr, false),
91 	DDRCTL_REG_REG(dbg0, false),
92 	DDRCTL_REG_REG(dbg1, false),
93 	DDRCTL_REG_REG(dbgcmd, false),
94 	DDRCTL_REG_REG(swctl, false), /* forced qd value */
95 	DDRCTL_REG_REG(swctlstatic, false),
96 	DDRCTL_REG_REG(poisoncfg, false),
97 	DDRCTL_REG_REG(pccfg, false),