242 	ddr_out32(&ddr->sdram_cfg_3, regs->sdram_cfg[2]);  in ddrc_set_regs()
294 	ddr_out32(&ddr->sdram_cfg_2, regs->sdram_cfg[1]);  in ddrc_set_regs()
300 	if ((regs->sdram_cfg[1] & SDRAM_CFG2_AP_EN) != 0) {  in ddrc_set_regs()
301 		if ((regs->sdram_cfg[0] & SDRAM_CFG_RD_EN) != 0) {  in ddrc_set_regs()
413 	temp_sdram_cfg = regs->sdram_cfg[0];  in ddrc_set_regs()
415 	ddr_out32(&ddr->sdram_cfg, temp_sdram_cfg);  in ddrc_set_regs()
445 	temp_sdram_cfg = ddr_in32(&ddr->sdram_cfg);  in ddrc_set_regs()
448 	ddr_out32(&ddr->sdram_cfg, temp_sdram_cfg | SDRAM_CFG_MEM_EN);  in ddrc_set_regs()
464 			((regs->sdram_cfg[2] >> 4) & 0x3) +  in ddrc_set_regs()
465 			3 - ((regs->sdram_cfg[0] >> 19) & 0x3) -  in ddrc_set_regs()
476 	bus_width = 3 - ((ddr_in32(&ddr->sdram_cfg) & SDRAM_CFG_DBW_MASK)  in ddrc_set_regs()
516 	if ((regs->sdram_cfg[1] & SDRAM_CFG2_AP_EN) != 0) {  in ddrc_set_regs()
522 		if ((regs->sdram_cfg[0] & SDRAM_CFG_RD_EN) != 0) {  in ddrc_set_regs()
550 	tmp = (regs->sdram_cfg[0] >> 19) & 0x3;  in ddrc_set_regs()
560 	if ((regs->sdram_cfg[0] & SDRAM_CFG_ECC_EN) != 0) {  in ddrc_set_regs()