Lines Matching full:pcie
4 * Layerscape PCIe driver
26 static unsigned int dbi_readl(struct ls_pcie *pcie, unsigned int offset) in dbi_readl() argument
28 return in_le32(pcie->dbi + offset); in dbi_readl()
31 static void dbi_writel(struct ls_pcie *pcie, unsigned int value, in dbi_writel() argument
34 out_le32(pcie->dbi + offset, value); in dbi_writel()
37 static unsigned int ctrl_readl(struct ls_pcie *pcie, unsigned int offset) in ctrl_readl() argument
39 if (pcie->big_endian) in ctrl_readl()
40 return in_be32(pcie->ctrl + offset); in ctrl_readl()
42 return in_le32(pcie->ctrl + offset); in ctrl_readl()
45 static void ctrl_writel(struct ls_pcie *pcie, unsigned int value, in ctrl_writel() argument
48 if (pcie->big_endian) in ctrl_writel()
49 out_be32(pcie->ctrl + offset, value); in ctrl_writel()
51 out_le32(pcie->ctrl + offset, value); in ctrl_writel()
54 static int ls_pcie_ltssm(struct ls_pcie *pcie) in ls_pcie_ltssm() argument
61 state = ctrl_readl(pcie, LS1021_PEXMSCPORTSR(pcie->idx)); in ls_pcie_ltssm()
64 state = ctrl_readl(pcie, PCIE_PF_DBG) & LTSSM_STATE_MASK; in ls_pcie_ltssm()
70 static int ls_pcie_link_up(struct ls_pcie *pcie) in ls_pcie_link_up() argument
74 ltssm = ls_pcie_ltssm(pcie); in ls_pcie_link_up()
81 static void ls_pcie_cfg0_set_busdev(struct ls_pcie *pcie, u32 busdev) in ls_pcie_cfg0_set_busdev() argument
83 dbi_writel(pcie, PCIE_ATU_REGION_OUTBOUND | PCIE_ATU_REGION_INDEX0, in ls_pcie_cfg0_set_busdev()
85 dbi_writel(pcie, busdev, PCIE_ATU_LOWER_TARGET); in ls_pcie_cfg0_set_busdev()
88 static void ls_pcie_cfg1_set_busdev(struct ls_pcie *pcie, u32 busdev) in ls_pcie_cfg1_set_busdev() argument
90 dbi_writel(pcie, PCIE_ATU_REGION_OUTBOUND | PCIE_ATU_REGION_INDEX1, in ls_pcie_cfg1_set_busdev()
92 dbi_writel(pcie, busdev, PCIE_ATU_LOWER_TARGET); in ls_pcie_cfg1_set_busdev()
95 static void ls_pcie_atu_outbound_set(struct ls_pcie *pcie, int idx, int type, in ls_pcie_atu_outbound_set() argument
98 dbi_writel(pcie, PCIE_ATU_REGION_OUTBOUND | idx, PCIE_ATU_VIEWPORT); in ls_pcie_atu_outbound_set()
99 dbi_writel(pcie, (u32)phys, PCIE_ATU_LOWER_BASE); in ls_pcie_atu_outbound_set()
100 dbi_writel(pcie, phys >> 32, PCIE_ATU_UPPER_BASE); in ls_pcie_atu_outbound_set()
101 dbi_writel(pcie, (u32)phys + size - 1, PCIE_ATU_LIMIT); in ls_pcie_atu_outbound_set()
102 dbi_writel(pcie, (u32)bus_addr, PCIE_ATU_LOWER_TARGET); in ls_pcie_atu_outbound_set()
103 dbi_writel(pcie, bus_addr >> 32, PCIE_ATU_UPPER_TARGET); in ls_pcie_atu_outbound_set()
104 dbi_writel(pcie, type, PCIE_ATU_CR1); in ls_pcie_atu_outbound_set()
105 dbi_writel(pcie, PCIE_ATU_ENABLE, PCIE_ATU_CR2); in ls_pcie_atu_outbound_set()
109 static void ls_pcie_atu_inbound_set(struct ls_pcie *pcie, int idx, in ls_pcie_atu_inbound_set() argument
112 dbi_writel(pcie, PCIE_ATU_REGION_INBOUND | idx, PCIE_ATU_VIEWPORT); in ls_pcie_atu_inbound_set()
113 dbi_writel(pcie, (u32)phys, PCIE_ATU_LOWER_TARGET); in ls_pcie_atu_inbound_set()
114 dbi_writel(pcie, phys >> 32, PCIE_ATU_UPPER_TARGET); in ls_pcie_atu_inbound_set()
115 dbi_writel(pcie, PCIE_ATU_TYPE_MEM, PCIE_ATU_CR1); in ls_pcie_atu_inbound_set()
116 dbi_writel(pcie, PCIE_ATU_ENABLE | PCIE_ATU_BAR_MODE_ENABLE | in ls_pcie_atu_inbound_set()
120 static void ls_pcie_dump_atu(struct ls_pcie *pcie) in ls_pcie_dump_atu() argument
125 dbi_writel(pcie, PCIE_ATU_REGION_OUTBOUND | i, in ls_pcie_dump_atu()
129 dbi_readl(pcie, PCIE_ATU_LOWER_BASE)); in ls_pcie_dump_atu()
131 dbi_readl(pcie, PCIE_ATU_UPPER_BASE)); in ls_pcie_dump_atu()
133 dbi_readl(pcie, PCIE_ATU_LOWER_TARGET)); in ls_pcie_dump_atu()
135 dbi_readl(pcie, PCIE_ATU_UPPER_TARGET)); in ls_pcie_dump_atu()
137 readl(pcie->dbi + PCIE_ATU_LIMIT)); in ls_pcie_dump_atu()
139 dbi_readl(pcie, PCIE_ATU_CR1)); in ls_pcie_dump_atu()
141 dbi_readl(pcie, PCIE_ATU_CR2)); in ls_pcie_dump_atu()
145 static void ls_pcie_setup_atu(struct ls_pcie *pcie) in ls_pcie_setup_atu() argument
155 LS1021_PCIE_SPACE_SIZE * pcie->idx; in ls_pcie_setup_atu()
159 ls_pcie_atu_outbound_set(pcie, PCIE_ATU_REGION_INDEX0, in ls_pcie_setup_atu()
161 pcie->cfg_res.start + offset, in ls_pcie_setup_atu()
163 fdt_resource_size(&pcie->cfg_res) / 2); in ls_pcie_setup_atu()
165 ls_pcie_atu_outbound_set(pcie, PCIE_ATU_REGION_INDEX1, in ls_pcie_setup_atu()
167 pcie->cfg_res.start + offset + in ls_pcie_setup_atu()
168 fdt_resource_size(&pcie->cfg_res) / 2, in ls_pcie_setup_atu()
170 fdt_resource_size(&pcie->cfg_res) / 2); in ls_pcie_setup_atu()
172 pci_get_regions(pcie->bus, &io, &mem, &pref); in ls_pcie_setup_atu()
175 /* Fix the pcie memory map for LS2088A series SoCs */ in ls_pcie_setup_atu()
184 LS2088A_PCIE_PHYS_SIZE * pcie->idx; in ls_pcie_setup_atu()
189 LS2088A_PCIE_PHYS_SIZE * pcie->idx; in ls_pcie_setup_atu()
194 LS2088A_PCIE_PHYS_SIZE * pcie->idx; in ls_pcie_setup_atu()
199 ls_pcie_atu_outbound_set(pcie, idx++, in ls_pcie_setup_atu()
207 ls_pcie_atu_outbound_set(pcie, idx++, in ls_pcie_setup_atu()
215 ls_pcie_atu_outbound_set(pcie, idx++, in ls_pcie_setup_atu()
221 ls_pcie_dump_atu(pcie); in ls_pcie_setup_atu()
225 static int ls_pcie_addr_valid(struct ls_pcie *pcie, pci_dev_t bdf) in ls_pcie_addr_valid() argument
227 struct udevice *bus = pcie->bus; in ls_pcie_addr_valid()
229 if (!pcie->enabled) in ls_pcie_addr_valid()
235 if ((PCI_BUS(bdf) > bus->seq) && (!ls_pcie_link_up(pcie))) in ls_pcie_addr_valid()
244 void *ls_pcie_conf_address(struct ls_pcie *pcie, pci_dev_t bdf, in ls_pcie_conf_address() argument
247 struct udevice *bus = pcie->bus; in ls_pcie_conf_address()
251 return pcie->dbi + offset; in ls_pcie_conf_address()
258 ls_pcie_cfg0_set_busdev(pcie, busdev); in ls_pcie_conf_address()
259 return pcie->cfg0 + offset; in ls_pcie_conf_address()
261 ls_pcie_cfg1_set_busdev(pcie, busdev); in ls_pcie_conf_address()
262 return pcie->cfg1 + offset; in ls_pcie_conf_address()
270 struct ls_pcie *pcie = dev_get_priv(bus); in ls_pcie_read_config() local
273 if (ls_pcie_addr_valid(pcie, bdf)) { in ls_pcie_read_config()
278 address = ls_pcie_conf_address(pcie, bdf, offset); in ls_pcie_read_config()
299 struct ls_pcie *pcie = dev_get_priv(bus); in ls_pcie_write_config() local
302 if (ls_pcie_addr_valid(pcie, bdf)) in ls_pcie_write_config()
305 address = ls_pcie_conf_address(pcie, bdf, offset); in ls_pcie_write_config()
323 static void ls_pcie_clear_multifunction(struct ls_pcie *pcie) in ls_pcie_clear_multifunction() argument
325 writeb(PCI_HEADER_TYPE_BRIDGE, pcie->dbi + PCI_HEADER_TYPE); in ls_pcie_clear_multifunction()
329 static void ls_pcie_fix_class(struct ls_pcie *pcie) in ls_pcie_fix_class() argument
331 writew(PCI_CLASS_BRIDGE_PCI, pcie->dbi + PCI_CLASS_DEVICE); in ls_pcie_fix_class()
335 static void ls_pcie_drop_msg_tlp(struct ls_pcie *pcie) in ls_pcie_drop_msg_tlp() argument
339 val = dbi_readl(pcie, PCIE_STRFMR1); in ls_pcie_drop_msg_tlp()
341 dbi_writel(pcie, val, PCIE_STRFMR1); in ls_pcie_drop_msg_tlp()
345 static void ls_pcie_disable_bars(struct ls_pcie *pcie) in ls_pcie_disable_bars() argument
349 sriov = in_le32(pcie->dbi + PCIE_SRIOV); in ls_pcie_disable_bars()
352 * TODO: For PCIe controller with SRIOV, the method to disable bars in ls_pcie_disable_bars()
358 dbi_writel(pcie, 0, PCIE_CS2_OFFSET + PCI_BASE_ADDRESS_0); in ls_pcie_disable_bars()
359 dbi_writel(pcie, 0, PCIE_CS2_OFFSET + PCI_BASE_ADDRESS_1); in ls_pcie_disable_bars()
360 dbi_writel(pcie, 0, PCIE_CS2_OFFSET + PCI_ROM_ADDRESS1); in ls_pcie_disable_bars()
363 static void ls_pcie_setup_ctrl(struct ls_pcie *pcie) in ls_pcie_setup_ctrl() argument
365 ls_pcie_setup_atu(pcie); in ls_pcie_setup_ctrl()
367 dbi_writel(pcie, 1, PCIE_DBI_RO_WR_EN); in ls_pcie_setup_ctrl()
368 ls_pcie_fix_class(pcie); in ls_pcie_setup_ctrl()
369 ls_pcie_clear_multifunction(pcie); in ls_pcie_setup_ctrl()
370 ls_pcie_drop_msg_tlp(pcie); in ls_pcie_setup_ctrl()
371 dbi_writel(pcie, 0, PCIE_DBI_RO_WR_EN); in ls_pcie_setup_ctrl()
373 ls_pcie_disable_bars(pcie); in ls_pcie_setup_ctrl()
376 static void ls_pcie_ep_setup_atu(struct ls_pcie *pcie) in ls_pcie_ep_setup_atu() argument
381 ls_pcie_atu_inbound_set(pcie, 0, 0, phys); in ls_pcie_ep_setup_atu()
384 ls_pcie_atu_inbound_set(pcie, 1, 1, phys); in ls_pcie_ep_setup_atu()
387 ls_pcie_atu_inbound_set(pcie, 2, 2, phys); in ls_pcie_ep_setup_atu()
390 ls_pcie_atu_inbound_set(pcie, 3, 4, phys); in ls_pcie_ep_setup_atu()
393 ls_pcie_atu_outbound_set(pcie, 0, in ls_pcie_ep_setup_atu()
395 pcie->cfg_res.start, in ls_pcie_ep_setup_atu()
439 static void ls_pcie_ep_enable_cfg(struct ls_pcie *pcie) in ls_pcie_ep_enable_cfg() argument
441 ctrl_writel(pcie, PCIE_CONFIG_READY, PCIE_PF_CONFIG); in ls_pcie_ep_enable_cfg()
444 static void ls_pcie_setup_ep(struct ls_pcie *pcie) in ls_pcie_setup_ep() argument
448 sriov = readl(pcie->dbi + PCIE_SRIOV); in ls_pcie_setup_ep()
454 ctrl_writel(pcie, PCIE_LCTRL0_VAL(pf, vf), in ls_pcie_setup_ep()
457 ls_pcie_ep_setup_bars(pcie->dbi); in ls_pcie_setup_ep()
458 ls_pcie_ep_setup_atu(pcie); in ls_pcie_setup_ep()
462 ctrl_writel(pcie, 0, PCIE_PF_VF_CTRL); in ls_pcie_setup_ep()
464 ls_pcie_ep_setup_bars(pcie->dbi + PCIE_NO_SRIOV_BAR_BASE); in ls_pcie_setup_ep()
465 ls_pcie_ep_setup_atu(pcie); in ls_pcie_setup_ep()
468 ls_pcie_ep_enable_cfg(pcie); in ls_pcie_setup_ep()
473 struct ls_pcie *pcie = dev_get_priv(dev); in ls_pcie_probe() local
483 pcie->bus = dev; in ls_pcie_probe()
486 "dbi", &pcie->dbi_res); in ls_pcie_probe()
488 printf("ls-pcie: resource \"dbi\" not found\n"); in ls_pcie_probe()
492 pcie->idx = (pcie->dbi_res.start - PCIE_SYS_BASE_ADDR) / PCIE_CCSR_SIZE; in ls_pcie_probe()
494 list_add(&pcie->list, &ls_pcie_list); in ls_pcie_probe()
496 pcie->enabled = is_serdes_configured(PCIE_SRDS_PRTCL(pcie->idx)); in ls_pcie_probe()
497 if (!pcie->enabled) { in ls_pcie_probe()
498 printf("PCIe%d: %s disabled\n", pcie->idx, dev->name); in ls_pcie_probe()
502 pcie->dbi = map_physmem(pcie->dbi_res.start, in ls_pcie_probe()
503 fdt_resource_size(&pcie->dbi_res), in ls_pcie_probe()
507 "lut", &pcie->lut_res); in ls_pcie_probe()
509 pcie->lut = map_physmem(pcie->lut_res.start, in ls_pcie_probe()
510 fdt_resource_size(&pcie->lut_res), in ls_pcie_probe()
514 "ctrl", &pcie->ctrl_res); in ls_pcie_probe()
516 pcie->ctrl = map_physmem(pcie->ctrl_res.start, in ls_pcie_probe()
517 fdt_resource_size(&pcie->ctrl_res), in ls_pcie_probe()
519 if (!pcie->ctrl) in ls_pcie_probe()
520 pcie->ctrl = pcie->lut; in ls_pcie_probe()
522 if (!pcie->ctrl) { in ls_pcie_probe()
528 "config", &pcie->cfg_res); in ls_pcie_probe()
535 * Fix the pcie memory map address and PF control registers address in ls_pcie_probe()
543 cfg_size = fdt_resource_size(&pcie->cfg_res); in ls_pcie_probe()
544 pcie->cfg_res.start = LS2088A_PCIE1_PHYS_ADDR + in ls_pcie_probe()
545 LS2088A_PCIE_PHYS_SIZE * pcie->idx; in ls_pcie_probe()
546 pcie->cfg_res.end = pcie->cfg_res.start + cfg_size; in ls_pcie_probe()
547 pcie->ctrl = pcie->lut + 0x40000; in ls_pcie_probe()
550 pcie->cfg0 = map_physmem(pcie->cfg_res.start, in ls_pcie_probe()
551 fdt_resource_size(&pcie->cfg_res), in ls_pcie_probe()
553 pcie->cfg1 = pcie->cfg0 + fdt_resource_size(&pcie->cfg_res) / 2; in ls_pcie_probe()
555 pcie->big_endian = fdtdec_get_bool(fdt, node, "big-endian"); in ls_pcie_probe()
558 dev->name, (unsigned long)pcie->dbi, (unsigned long)pcie->lut, in ls_pcie_probe()
559 (unsigned long)pcie->ctrl, (unsigned long)pcie->cfg0, in ls_pcie_probe()
560 pcie->big_endian); in ls_pcie_probe()
562 header_type = readb(pcie->dbi + PCI_HEADER_TYPE); in ls_pcie_probe()
564 printf("PCIe%u: %s %s", pcie->idx, dev->name, in ls_pcie_probe()
568 ls_pcie_setup_ep(pcie); in ls_pcie_probe()
570 ls_pcie_setup_ctrl(pcie); in ls_pcie_probe()
572 if (!ls_pcie_link_up(pcie)) { in ls_pcie_probe()
573 /* Let the user know there's no PCIe link */ in ls_pcie_probe()
578 /* Print the negotiated PCIe link width */ in ls_pcie_probe()
579 link_sta = readw(pcie->dbi + PCIE_LINK_STA); in ls_pcie_probe()
592 { .compatible = "fsl,ls-pcie" },