Lines Matching refs:E1000_WRITE_REG
168 E1000_WRITE_REG(hw, EECD, *eecd); in e1000_raise_ee_clk()
185 E1000_WRITE_REG(hw, EECD, *eecd); in e1000_lower_ee_clk()
221 E1000_WRITE_REG(hw, EECD, eecd); in e1000_shift_out_ee_bits()
235 E1000_WRITE_REG(hw, EECD, eecd); in e1000_shift_out_ee_bits()
292 E1000_WRITE_REG(hw, EECD, eecd); in e1000_standby_eeprom()
298 E1000_WRITE_REG(hw, EECD, eecd); in e1000_standby_eeprom()
304 E1000_WRITE_REG(hw, EECD, eecd); in e1000_standby_eeprom()
310 E1000_WRITE_REG(hw, EECD, eecd); in e1000_standby_eeprom()
316 E1000_WRITE_REG(hw, EECD, eecd); in e1000_standby_eeprom()
320 E1000_WRITE_REG(hw, EECD, eecd); in e1000_standby_eeprom()
376 E1000_WRITE_REG(hw, EECD, eecd); in e1000_acquire_eeprom()
386 E1000_WRITE_REG(hw, EECD, eecd); in e1000_acquire_eeprom()
398 E1000_WRITE_REG(hw, EECD, eecd); in e1000_acquire_eeprom()
402 E1000_WRITE_REG(hw, EECD, eecd); in e1000_acquire_eeprom()
406 E1000_WRITE_REG(hw, EECD, eecd); in e1000_acquire_eeprom()
532 E1000_WRITE_REG(hw, EECD, eecd); in e1000_init_eeprom_params()
652 E1000_WRITE_REG(hw, I210_EERD, eerd); in e1000_read_eeprom_eerd()
654 E1000_WRITE_REG(hw, EERD, eerd); in e1000_read_eeprom_eerd()
686 E1000_WRITE_REG(hw, EECD, eecd); in e1000_release_eeprom()
695 E1000_WRITE_REG(hw, EECD, eecd); in e1000_release_eeprom()
699 E1000_WRITE_REG(hw, EECD, eecd); in e1000_release_eeprom()
705 E1000_WRITE_REG(hw, EECD, eecd); in e1000_release_eeprom()
713 E1000_WRITE_REG(hw, EECD, eecd); in e1000_release_eeprom()
1020 E1000_WRITE_REG(hw, SWSM, swsm); in e1000_put_hw_eeprom_semaphore()
1058 E1000_WRITE_REG(hw, SWSM, swsm); in e1000_get_hw_eeprom_semaphore()
1110 E1000_WRITE_REG(hw, SW_FW_SYNC, swfw_sync); in e1000_swfw_sync_acquire()
1126 E1000_WRITE_REG(hw, SW_FW_SYNC, swfw_sync); in e1000_swfw_sync_release()
1415 E1000_WRITE_REG(hw, I210_IAM, 0); in e1000_reset_hw()
1416 E1000_WRITE_REG(hw, IMC, 0xffffffff); in e1000_reset_hw()
1422 E1000_WRITE_REG(hw, RCTL, 0); in e1000_reset_hw()
1423 E1000_WRITE_REG(hw, TCTL, E1000_TCTL_PSP); in e1000_reset_hw()
1442 E1000_WRITE_REG(hw, CTRL, (ctrl | E1000_CTRL_RST)); in e1000_reset_hw()
1458 E1000_WRITE_REG(hw, CTRL_EXT, ctrl_ext); in e1000_reset_hw()
1468 E1000_WRITE_REG(hw, MANC, manc); in e1000_reset_hw()
1474 E1000_WRITE_REG(hw, I210_IAM, 0); in e1000_reset_hw()
1475 E1000_WRITE_REG(hw, IMC, 0xffffffff); in e1000_reset_hw()
1489 E1000_WRITE_REG(hw, PBA, pba); in e1000_reset_hw()
1519 E1000_WRITE_REG(hw, TXDCTL, reg_txdctl); in e1000_initialize_hardware_bits()
1523 E1000_WRITE_REG(hw, TXDCTL1, reg_txdctl1); in e1000_initialize_hardware_bits()
1548 E1000_WRITE_REG(hw, TARC1, reg_tarc1); in e1000_initialize_hardware_bits()
1560 E1000_WRITE_REG(hw, CTRL_EXT, reg_ctrl_ext); in e1000_initialize_hardware_bits()
1561 E1000_WRITE_REG(hw, CTRL, reg_ctrl); in e1000_initialize_hardware_bits()
1579 E1000_WRITE_REG(hw, TARC1, reg_tarc1); in e1000_initialize_hardware_bits()
1590 E1000_WRITE_REG(hw, CTRL_EXT, reg_ctrl_ext); in e1000_initialize_hardware_bits()
1606 E1000_WRITE_REG(hw, TARC1, reg_tarc1); in e1000_initialize_hardware_bits()
1612 E1000_WRITE_REG(hw, TARC0, reg_tarc0); in e1000_initialize_hardware_bits()
1648 E1000_WRITE_REG(hw, STATUS, reg_data); in e1000_init_hw()
1664 E1000_WRITE_REG(hw, VET, 0); in e1000_init_hw()
1680 E1000_WRITE_REG(hw, RCTL, E1000_RCTL_RST); in e1000_init_hw()
1692 E1000_WRITE_REG(hw, RCTL, 0); in e1000_init_hw()
1771 E1000_WRITE_REG(hw, TXDCTL, ctrl); in e1000_init_hw()
1780 E1000_WRITE_REG(hw, RXDCTL, ctrl); in e1000_init_hw()
1790 E1000_WRITE_REG(hw, TCTL, reg_data); in e1000_init_hw()
1796 E1000_WRITE_REG(hw, TCTL_EXT, reg_data); in e1000_init_hw()
1802 E1000_WRITE_REG(hw, TIPG, reg_data); in e1000_init_hw()
1814 E1000_WRITE_REG(hw, TXDCTL1, ctrl); in e1000_init_hw()
1820 E1000_WRITE_REG(hw, GCR, reg_data); in e1000_init_hw()
1831 E1000_WRITE_REG(hw, CTRL_EXT, ctrl_ext); in e1000_init_hw()
1932 E1000_WRITE_REG(hw, CTRL_EXT, ctrl_ext); in e1000_setup_link()
1953 E1000_WRITE_REG(hw, FCT, FLOW_CONTROL_TYPE); in e1000_setup_link()
1954 E1000_WRITE_REG(hw, FCAH, FLOW_CONTROL_ADDRESS_HIGH); in e1000_setup_link()
1955 E1000_WRITE_REG(hw, FCAL, FLOW_CONTROL_ADDRESS_LOW); in e1000_setup_link()
1958 E1000_WRITE_REG(hw, FCTTV, hw->fc_pause_time); in e1000_setup_link()
1967 E1000_WRITE_REG(hw, FCRTL, 0); in e1000_setup_link()
1968 E1000_WRITE_REG(hw, FCRTH, 0); in e1000_setup_link()
1974 E1000_WRITE_REG(hw, FCRTL, in e1000_setup_link()
1976 E1000_WRITE_REG(hw, FCRTH, hw->fc_high_water); in e1000_setup_link()
1978 E1000_WRITE_REG(hw, FCRTL, hw->fc_low_water); in e1000_setup_link()
1979 E1000_WRITE_REG(hw, FCRTH, hw->fc_high_water); in e1000_setup_link()
2075 E1000_WRITE_REG(hw, TXCW, txcw); in e1000_setup_fiber_link()
2076 E1000_WRITE_REG(hw, CTRL, ctrl); in e1000_setup_fiber_link()
2142 E1000_WRITE_REG(hw, CTRL, ctrl); in e1000_copper_link_preconfig()
2146 E1000_WRITE_REG(hw, CTRL, ctrl); in e1000_copper_link_preconfig()
2240 E1000_WRITE_REG(hw, PHY_CTRL, phy_ctrl); in e1000_set_d3_lplu_state()
2292 E1000_WRITE_REG(hw, PHY_CTRL, phy_ctrl); in e1000_set_d3_lplu_state()
2356 E1000_WRITE_REG(hw, PHY_CTRL, phy_ctrl); in e1000_set_d0_lplu_state()
2359 E1000_WRITE_REG(hw, I210_PHY_CTRL, phy_ctrl); in e1000_set_d0_lplu_state()
2404 E1000_WRITE_REG(hw, PHY_CTRL, phy_ctrl); in e1000_set_d0_lplu_state()
2407 E1000_WRITE_REG(hw, I210_PHY_CTRL, phy_ctrl); in e1000_set_d0_lplu_state()
2465 E1000_WRITE_REG(hw, LEDCTL, led_ctrl); in e1000_copper_link_igp_setup()
2624 E1000_WRITE_REG(hw, KUMCTRLSTA, reg_val); in e1000_write_kmrn_reg()
2648 E1000_WRITE_REG(hw, KUMCTRLSTA, reg_val); in e1000_read_kmrn_reg()
2759 E1000_WRITE_REG(hw, CTRL_EXT, reg_data); in e1000_copper_link_ggp_setup()
3296 E1000_WRITE_REG(hw, TCTL, tctl); in e1000_config_collision_dist()
3347 E1000_WRITE_REG(hw, CTRL, ctrl); in e1000_config_mac_to_phy()
3414 E1000_WRITE_REG(hw, CTRL, ctrl); in e1000_force_mac_fc()
3755 E1000_WRITE_REG(hw, RCTL, rctl); in e1000_check_for_link()
3768 E1000_WRITE_REG(hw, RCTL, rctl); in e1000_check_for_link()
3791 E1000_WRITE_REG(hw, TXCW, (hw->txcw & ~E1000_TXCW_ANE)); in e1000_check_for_link()
3796 E1000_WRITE_REG(hw, CTRL, ctrl); in e1000_check_for_link()
3814 E1000_WRITE_REG(hw, TXCW, hw->txcw); in e1000_check_for_link()
3815 E1000_WRITE_REG(hw, CTRL, (ctrl & ~E1000_CTRL_SLU)); in e1000_check_for_link()
3844 E1000_WRITE_REG(hw, TIPG, tipg); in e1000_configure_kmrn_for_10_100()
3880 E1000_WRITE_REG(hw, TIPG, tipg); in e1000_configure_kmrn_for_1000()
4021 E1000_WRITE_REG(hw, CTRL, (*ctrl | E1000_CTRL_MDC)); in e1000_raise_mdi_clk()
4038 E1000_WRITE_REG(hw, CTRL, (*ctrl & ~E1000_CTRL_MDC)); in e1000_lower_mdi_clk()
4081 E1000_WRITE_REG(hw, CTRL, ctrl); in e1000_shift_out_mdi_bits()
4120 E1000_WRITE_REG(hw, CTRL, ctrl); in e1000_shift_in_mdi_bits()
4173 E1000_WRITE_REG(hw, MDIC, mdic); in e1000_read_phy_reg()
4252 E1000_WRITE_REG(hw, MDIC, mdic); in e1000_write_phy_reg()
4407 E1000_WRITE_REG(hw, CTRL, ctrl | E1000_CTRL_PHY_RST); in e1000_phy_hw_reset()
4415 E1000_WRITE_REG(hw, CTRL, ctrl); in e1000_phy_hw_reset()
4428 E1000_WRITE_REG(hw, CTRL_EXT, ctrl_ext); in e1000_phy_hw_reset()
4432 E1000_WRITE_REG(hw, CTRL_EXT, ctrl_ext); in e1000_phy_hw_reset()
4442 E1000_WRITE_REG(hw, LEDCTL, led_ctrl); in e1000_phy_hw_reset()
4942 E1000_WRITE_REG(hw, RDT, rx_tail); in fill_rx()
4959 E1000_WRITE_REG(hw, TDBAL, lower_32_bits((unsigned long)tx_base)); in e1000_configure_tx()
4960 E1000_WRITE_REG(hw, TDBAH, upper_32_bits((unsigned long)tx_base)); in e1000_configure_tx()
4962 E1000_WRITE_REG(hw, TDLEN, 128); in e1000_configure_tx()
4965 E1000_WRITE_REG(hw, TDH, 0); in e1000_configure_tx()
4966 E1000_WRITE_REG(hw, TDT, 0); in e1000_configure_tx()
4996 E1000_WRITE_REG(hw, TIPG, tipg); in e1000_configure_tx()
5011 E1000_WRITE_REG(hw, TARC0, tarc); in e1000_configure_tx()
5014 E1000_WRITE_REG(hw, TARC1, tarc); in e1000_configure_tx()
5030 E1000_WRITE_REG(hw, TCTL_EXT, 0x42 << 10); in e1000_configure_tx()
5034 E1000_WRITE_REG(hw, TXDCTL, reg_txdctl); in e1000_configure_tx()
5040 E1000_WRITE_REG(hw, TCTL, tctl); in e1000_configure_tx()
5070 E1000_WRITE_REG(hw, RCTL, rctl); in e1000_setup_rctl()
5087 E1000_WRITE_REG(hw, RCTL, rctl & ~E1000_RCTL_EN); in e1000_configure_rx()
5093 E1000_WRITE_REG(hw, ITR, DEFAULT_ITR); in e1000_configure_rx()
5100 E1000_WRITE_REG(hw, CTRL_EXT, ctrl_ext); in e1000_configure_rx()
5104 E1000_WRITE_REG(hw, RDBAL, lower_32_bits((unsigned long)rx_base)); in e1000_configure_rx()
5105 E1000_WRITE_REG(hw, RDBAH, upper_32_bits((unsigned long)rx_base)); in e1000_configure_rx()
5107 E1000_WRITE_REG(hw, RDLEN, 128); in e1000_configure_rx()
5110 E1000_WRITE_REG(hw, RDH, 0); in e1000_configure_rx()
5111 E1000_WRITE_REG(hw, RDT, 0); in e1000_configure_rx()
5118 E1000_WRITE_REG(hw, RXDCTL, reg_rxdctl); in e1000_configure_rx()
5122 E1000_WRITE_REG(hw, RCTL, rctl); in e1000_configure_rx()
5179 E1000_WRITE_REG(hw, TDT, tx_tail); in _e1000_transmit()
5199 E1000_WRITE_REG(hw, RCTL, 0); in _e1000_disable()
5200 E1000_WRITE_REG(hw, TCTL, 0); in _e1000_disable()
5203 E1000_WRITE_REG(hw, TDH, 0); in _e1000_disable()
5204 E1000_WRITE_REG(hw, TDT, 0); in _e1000_disable()
5207 E1000_WRITE_REG(hw, RDH, 0); in _e1000_disable()
5208 E1000_WRITE_REG(hw, RDT, 0); in _e1000_disable()
5219 E1000_WRITE_REG(hw, WUC, 0); in e1000_reset()