54 	u32 temp32;  in fsl_ddr_set_memctl_regs()  local
235 		temp32 = ddr_in32(&ddr->debug[28]);  in fsl_ddr_set_memctl_regs()
236 		temp32 |= DDR_TX_BD_DIS;  in fsl_ddr_set_memctl_regs()
237 		ddr_out32(&ddr->debug[28], temp32);  in fsl_ddr_set_memctl_regs()
258 	temp32 = ddr_in32(&ddr->debug[25]);  in fsl_ddr_set_memctl_regs()
259 	temp32 &= ~DDR_CAS_TO_PRE_SUB_MASK;  in fsl_ddr_set_memctl_regs()
260 	temp32 |= 9 << DDR_CAS_TO_PRE_SUB_SHIFT;  in fsl_ddr_set_memctl_regs()
261 	ddr_out32(&ddr->debug[25], temp32);  in fsl_ddr_set_memctl_regs()
265 	temp32 = get_ddr_freq(ctrl_num) / 1000000;  in fsl_ddr_set_memctl_regs()
266 	if ((temp32 > 1900) && (temp32 < 2300)) {  in fsl_ddr_set_memctl_regs()
267 		temp32 = ddr_in32(&ddr->debug[28]);  in fsl_ddr_set_memctl_regs()
268 		ddr_out32(&ddr->debug[28], temp32 | 0x000a0000);  in fsl_ddr_set_memctl_regs()
286 	temp32 = regs->ddr_sdram_cfg;  in fsl_ddr_set_memctl_regs()
287 	temp32 &= ~(SDRAM_CFG_MEM_EN);  in fsl_ddr_set_memctl_regs()
288 	ddr_out32(&ddr->sdram_cfg, temp32);  in fsl_ddr_set_memctl_regs()
303 		temp32 = ddr_in32(&ddr->sdram_cfg_2);  in fsl_ddr_set_memctl_regs()
304 		temp32 |= SDRAM_CFG2_FRC_SR;  in fsl_ddr_set_memctl_regs()
305 		ddr_out32(&ddr->sdram_cfg_2, temp32);  in fsl_ddr_set_memctl_regs()
309 		temp32 = (ddr_in32(&ddr->sdram_cfg) | SDRAM_CFG_BI);  in fsl_ddr_set_memctl_regs()
312 		temp32 = ddr_in32(&ddr->sdram_cfg) & ~SDRAM_CFG_BI;  in fsl_ddr_set_memctl_regs()
314 	ddr_out32(&ddr->sdram_cfg, temp32 | SDRAM_CFG_MEM_EN);  in fsl_ddr_set_memctl_regs()
350 			temp32 = mr6 | vref_seq[0];  in fsl_ddr_set_memctl_regs()
352 						temp32, MD_CNTL_MD_EN);  in fsl_ddr_set_memctl_regs()
354 			debug("MR6 = 0x%08x\n", temp32);  in fsl_ddr_set_memctl_regs()
355 			temp32 = mr6 | vref_seq[1];  in fsl_ddr_set_memctl_regs()
357 						temp32, MD_CNTL_MD_EN);  in fsl_ddr_set_memctl_regs()
359 			debug("MR6 = 0x%08x\n", temp32);  in fsl_ddr_set_memctl_regs()
360 			temp32 = mr6 | vref_seq[2];  in fsl_ddr_set_memctl_regs()
362 						temp32, MD_CNTL_MD_EN);  in fsl_ddr_set_memctl_regs()
364 			debug("MR6 = 0x%08x\n", temp32);  in fsl_ddr_set_memctl_regs()
367 		temp32 = ddr_in32(&ddr->debug[28]);  in fsl_ddr_set_memctl_regs()
368 		temp32 &= ~DDR_TX_BD_DIS; /* Enable deskew */  in fsl_ddr_set_memctl_regs()
369 		ddr_out32(&ddr->debug[28], temp32);  in fsl_ddr_set_memctl_regs()
457 		temp32 = ddr_in32(&ddr->sdram_cfg_2);  in fsl_ddr_set_memctl_regs()
458 		temp32 &= ~SDRAM_CFG2_FRC_SR;  in fsl_ddr_set_memctl_regs()
459 		ddr_out32(&ddr->sdram_cfg_2, temp32);  in fsl_ddr_set_memctl_regs()