Lines Matching full:en
28 * EN - Pull type selection is active
72 MUX_VAL(CP(SDRC_DQS0N), (IEN | PTD | EN | M0))\
73 MUX_VAL(CP(SDRC_DQS1N), (IEN | PTD | EN | M0))\
74 MUX_VAL(CP(SDRC_DQS2N), (IEN | PTD | EN | M0))\
75 MUX_VAL(CP(SDRC_DQS3N), (IEN | PTD | EN | M0))\
79 MUX_VAL(CP(STRBEN_DLY0), (IEN | PTD | EN | M0))\
81 MUX_VAL(CP(STRBEN_DLY1), (IEN | PTD | EN | M0))\
85 MUX_VAL(CP(GPMC_A3), (IDIS | PTU | EN | M4))\
86 MUX_VAL(CP(GPMC_A4), (IDIS | PTU | EN | M4))\
87 MUX_VAL(CP(GPMC_A5), (IDIS | PTU | EN | M4))\
89 MUX_VAL(CP(GPMC_A7), (IDIS | PTU | EN | M4))\
90 MUX_VAL(CP(GPMC_A8), (IEN | PTU | EN | M4))\
93 MUX_VAL(CP(GPMC_D0), (IEN | PTU | EN | M0))\
94 MUX_VAL(CP(GPMC_D1), (IEN | PTU | EN | M0))\
95 MUX_VAL(CP(GPMC_D2), (IEN | PTU | EN | M0))\
96 MUX_VAL(CP(GPMC_D3), (IEN | PTU | EN | M0))\
97 MUX_VAL(CP(GPMC_D4), (IEN | PTU | EN | M0))\
98 MUX_VAL(CP(GPMC_D5), (IEN | PTU | EN | M0))\
99 MUX_VAL(CP(GPMC_D6), (IEN | PTU | EN | M0))\
100 MUX_VAL(CP(GPMC_D7), (IEN | PTU | EN | M0))\
101 MUX_VAL(CP(GPMC_D8), (IEN | PTU | EN | M0))\
102 MUX_VAL(CP(GPMC_D9), (IEN | PTU | EN | M0))\
103 MUX_VAL(CP(GPMC_D10), (IEN | PTU | EN | M0))\
104 MUX_VAL(CP(GPMC_D11), (IEN | PTU | EN | M0))\
105 MUX_VAL(CP(GPMC_D12), (IEN | PTU | EN | M0))\
106 MUX_VAL(CP(GPMC_D13), (IEN | PTU | EN | M0))\
107 MUX_VAL(CP(GPMC_D14), (IEN | PTU | EN | M0))\
108 MUX_VAL(CP(GPMC_D15), (IEN | PTU | EN | M0))\
109 MUX_VAL(CP(GPMC_NCS0), (IDIS | PTU | EN | M0))\
110 MUX_VAL(CP(GPMC_NCS1), (IDIS | PTU | EN | M4))\
117 MUX_VAL(CP(GPMC_CLK), (IDIS | PTU | EN | M0))/*TP*/\
121 MUX_VAL(CP(GPMC_NBE0_CLE), (IDIS | PTU | EN | M0))\
127 MUX_VAL(CP(GPMC_WAIT3), (IDIS | PTU | EN | M4))/*GPIO_65*/\
158 MUX_VAL(CP(MMC1_CLK), (IEN | PTU | EN | M0))\
169 MUX_VAL(CP(MMC2_CLK), (IEN | PTD | EN | M0))\
182 MUX_VAL(CP(MCBSP1_FSR), (IDIS | PTU | EN | M0))\
218 MUX_VAL(CP(I2C1_SCL), (IEN | PTU | EN | M0))\
219 MUX_VAL(CP(I2C1_SDA), (IEN | PTU | EN | M0))\
220 MUX_VAL(CP(I2C2_SCL), (IEN | PTU | EN | M0))\
221 MUX_VAL(CP(I2C2_SDA), (IEN | PTU | EN | M0))\
222 MUX_VAL(CP(I2C3_SCL), (IEN | PTU | EN | M0))\
223 MUX_VAL(CP(I2C3_SDA), (IEN | PTU | EN | M0))\
225 MUX_VAL(CP(MCSPI1_CLK), (IEN | PTU | EN | M4))/*GPIO_171 TP*/\
226 MUX_VAL(CP(MCSPI1_SIMO), (IEN | PTU | EN | M4))/*GPIO_172 TP*/\
227 MUX_VAL(CP(MCSPI1_SOMI), (IEN | PTU | EN | M4))/*GPIO_173 TP*/\
228 MUX_VAL(CP(MCSPI1_CS0), (IEN | PTU | EN | M4))/*GPIO_174 TP*/\
229 MUX_VAL(CP(MCSPI1_CS1), (IEN | PTU | EN | M4))/*GPIO_175 TP*/\
230 MUX_VAL(CP(MCSPI1_CS2), (IEN | PTU | EN | M4))/*GPIO_176 TP*/\
231 MUX_VAL(CP(MCSPI1_CS3), (IEN | PTD | EN | M4))/*GPIO_176 TP*/\
239 MUX_VAL(CP(CCDC_PCLK), (IEN | PTU | EN | M0))\
241 MUX_VAL(CP(CCDC_HD), (IEN | PTU | EN | M0))\
242 MUX_VAL(CP(CCDC_VD), (IEN | PTU | EN | M0))\
262 MUX_VAL(CP(RMII_50MHZ_CLK), (IEN | PTD | EN | M0))\
264 MUX_VAL(CP(HECC1_TXD), (IEN | PTU | EN | M0))\
265 MUX_VAL(CP(HECC1_RXD), (IEN | PTU | EN | M0))\
267 MUX_VAL(CP(USB0_DRVBUS), (IEN | PTD | EN | M0))\
269 MUX_VAL(CP(HDQ_SIO), (IEN | PTU | EN | M4))\
273 MUX_VAL(CP(SYS_NIRQ), (IEN | PTU | EN | M0))\
275 MUX_VAL(CP(SYS_NRESWARM), (IEN | PTU | EN | M0))/*GPIO_30 ToExp*/\
282 MUX_VAL(CP(SYS_BOOT7), (IEN | PTD | EN | M0))\
283 MUX_VAL(CP(SYS_BOOT8), (IEN | PTD | EN | M0))\
285 MUX_VAL(CP(SYS_CLKOUT2), (IEN | PTU | EN | M0))\
294 MUX_VAL(CP(ETK_CLK_ES2), (IEN | PTU | EN | M3))\
298 MUX_VAL(CP(ETK_D2_ES2), (IEN | PTD | EN | M3))\
313 MUX_VAL(CP(D2D_MCAD34), (IEN | PTD | EN | M0))\
314 MUX_VAL(CP(D2D_MCAD35), (IEN | PTD | EN | M0))\
315 MUX_VAL(CP(D2D_MCAD36), (IEN | PTD | EN | M0))\
317 MUX_VAL(CP(D2D_NRESPWRON), (IEN | PTD | EN | M0))\
318 MUX_VAL(CP(D2D_NRESWARM), (IEN | PTU | EN | M0))\
321 MUX_VAL(CP(D2D_SPINT), (IEN | PTD | EN | M0))\
322 MUX_VAL(CP(D2D_FRINT), (IEN | PTD | EN | M0))\
333 MUX_VAL(CP(D2D_MSTDBY), (IEN | PTU | EN | M0))\
334 MUX_VAL(CP(D2D_SWAKEUP), (IEN | PTD | EN | M0))\
336 MUX_VAL(CP(D2D_IDLEACK), (IEN | PTU | EN | M0))\