Lines Matching +full:0 +full:x7
12 #define SDIV(x) ((x) & 0x7)
13 #define PDIV(x) (((x) & 0x3f) << 8)
14 #define MDIV(x) (((x) & 0x3ff) << 16)
15 #define FSEL(x) (((x) & 0x1) << 27)
16 #define PLL_LOCKED_BIT (0x1 << 29)
17 #define PLL_ENABLE(x) (((x) & 0x1) << 31)
20 #define MUX_APLL_SEL(x) ((x) & 0x1)
21 #define MUX_CORE_SEL(x) (((x) & 0x1) << 16)
22 #define MUX_HPM_SEL(x) (((x) & 0x1) << 20)
23 #define MUX_MPLL_USER_SEL_C(x) (((x) & 0x1) << 24)
25 #define MUX_STAT_CHANGING 0x100
28 #define APLL_SEL(x) ((x) & 0x7)
29 #define CORE_SEL(x) (((x) & 0x7) << 16)
30 #define HPM_SEL(x) (((x) & 0x7) << 20)
31 #define MPLL_USER_SEL_C(x) (((x) & 0x7) << 24)
38 #define CORE_RATIO(x) ((x) & 0x7)
39 #define COREM0_RATIO(x) (((x) & 0x7) << 4)
40 #define COREM1_RATIO(x) (((x) & 0x7) << 8)
41 #define PERIPH_RATIO(x) (((x) & 0x7) << 12)
42 #define ATB_RATIO(x) (((x) & 0x7) << 16)
43 #define PCLK_DBG_RATIO(x) (((x) & 0x7) << 20)
44 #define APLL_RATIO(x) (((x) & 0x7) << 24)
45 #define CORE2_RATIO(x) (((x) & 0x7) << 28)
48 #define DIV_CORE(x) ((x) & 0x1)
49 #define DIV_COREM0(x) (((x) & 0x1) << 4)
50 #define DIV_COREM1(x) (((x) & 0x1) << 8)
51 #define DIV_PERIPH(x) (((x) & 0x1) << 12)
52 #define DIV_ATB(x) (((x) & 0x1) << 16)
53 #define DIV_PCLK_DBG(x) (((x) & 0x1) << 20)
54 #define DIV_APLL(x) (((x) & 0x1) << 24)
55 #define DIV_CORE2(x) (((x) & 0x1) << 28)
57 #define DIV_STAT_CHANGING 0x1
68 #define COPY_RATIO(x) ((x) & 0x7)
69 #define HPM_RATIO(x) (((x) & 0x7) << 4)
70 #define CORES_RATIO(x) (((x) & 0x7) << 8)
73 #define DIV_COPY(x) ((x) & 0x7)
74 #define DIV_HPM(x) (((x) & 0x1) << 4)
75 #define DIV_CORES(x) (((x) & 0x1) << 8)
82 #define MUX_C2C_SEL(x) ((x) & 0x1)
83 #define MUX_DMC_BUS_SEL(x) (((x) & 0x1) << 4)
84 #define MUX_DPHY_SEL(x) (((x) & 0x1) << 8)
85 #define MUX_MPLL_SEL(x) (((x) & 0x1) << 12)
86 #define MUX_PWI_SEL(x) (((x) & 0xf) << 16)
87 #define MUX_G2D_ACP0_SEL(x) (((x) & 0x1) << 20)
88 #define MUX_G2D_ACP1_SEL(x) (((x) & 0x1) << 24)
89 #define MUX_G2D_ACP_SEL(x) (((x) & 0x1) << 28)
92 #define C2C_SEL(x) (((x)) & 0x7)
93 #define DMC_BUS_SEL(x) (((x) & 0x7) << 4)
94 #define DPHY_SEL(x) (((x) & 0x7) << 8)
95 #define MPLL_SEL(x) (((x) & 0x7) << 12)
96 /* #define PWI_SEL(x) (((x) & 0xf) << 16) - Reserved */
97 #define G2D_ACP0_SEL(x) (((x) & 0x7) << 20)
98 #define G2D_ACP1_SEL(x) (((x) & 0x7) << 24)
99 #define G2D_ACP_SEL(x) (((x) & 0x7) << 28)
110 #define ACP_RATIO(x) ((x) & 0x7)
111 #define ACP_PCLK_RATIO(x) (((x) & 0x7) << 4)
112 #define DPHY_RATIO(x) (((x) & 0x7) << 8)
113 #define DMC_RATIO(x) (((x) & 0x7) << 12)
114 #define DMCD_RATIO(x) (((x) & 0x7) << 16)
115 #define DMCP_RATIO(x) (((x) & 0x7) << 20)
118 #define DIV_ACP(x) ((x) & 0x1)
119 #define DIV_ACP_PCLK(x) (((x) & 0x1) << 4)
120 #define DIV_DPHY(x) (((x) & 0x1) << 8)
121 #define DIV_DMC(x) (((x) & 0x1) << 12)
122 #define DIV_DMCD(x) (((x) & 0x1) << 16)
123 #define DIV_DMCP(x) (((x) & 0x1) << 20)
133 #define G2D_ACP_RATIO(x) ((x) & 0xf)
134 #define C2C_RATIO(x) (((x) & 0x7) << 4)
135 #define PWI_RATIO(x) (((x) & 0xf) << 8)
136 #define C2C_ACLK_RATIO(x) (((x) & 0x7) << 12)
137 #define DVSEM_RATIO(x) (((x) & 0x7f) << 16)
138 #define DPM_RATIO(x) (((x) & 0x7f) << 24)
141 #define DIV_G2D_ACP(x) ((x) & 0x1)
142 #define DIV_C2C(x) (((x) & 0x1) << 4)
143 #define DIV_PWI(x) (((x) & 0x1) << 8)
144 #define DIV_C2C_ACLK(x) (((x) & 0x1) << 12)
145 #define DIV_DVSEM(x) (((x) & 0x1) << 16)
146 #define DIV_DPM(x) (((x) & 0x1) << 24)
156 #define UART4_SEL(x) (((x) & 0xf) << 16)
157 #define UART3_SEL(x) (((x) & 0xf) << 12)
158 #define UART2_SEL(x) (((x) & 0xf) << 8)
159 #define UART1_SEL(x) (((x) & 0xf) << 4)
160 #define UART0_SEL(x) ((x) & 0xf)
163 #define UART4_RATIO(x) (((x) & 0xf) << 16)
164 #define UART3_RATIO(x) (((x) & 0xf) << 12)
165 #define UART2_RATIO(x) (((x) & 0xf) << 8)
166 #define UART1_RATIO(x) (((x) & 0xf) << 4)
167 #define UART0_RATIO(x) ((x) & 0xf)
170 #define DIV_UART4(x) (((x) & 0x1) << 16)
171 #define DIV_UART3(x) (((x) & 0x1) << 12)
172 #define DIV_UART2(x) (((x) & 0x1) << 8)
173 #define DIV_UART1(x) (((x) & 0x1) << 4)
174 #define DIV_UART0(x) ((x) & 0x1)
183 #define MMC0_RATIO(x) ((x) & 0xf)
184 #define MMC0_PRE_RATIO(x) (((x) & 0xff) << 8)
185 #define MMC1_RATIO(x) (((x) & 0xf) << 16)
186 #define MMC1_PRE_RATIO(x) (((x) & 0xff) << 24)
200 #define MMC2_RATIO(x) ((x) & 0xf)
201 #define MMC2_PRE_RATIO(x) (((x) & 0xff) << 8)
202 #define MMC3_RATIO(x) (((x) & 0xf) << 16)
203 #define MMC3_PRE_RATIO(x) (((x) & 0xff) << 24)
206 #define DIV_MMC2(x) ((x) & 0x1)
207 #define DIV_MMC2_PRE(x) (((x) & 0x1) << 8)
208 #define DIV_MMC3(x) (((x) & 0x1) << 16)
209 #define DIV_MMC3_PRE(x) (((x) & 0x1) << 24)
217 #define MMC4_RATIO(x) ((x) & 0x7)
218 #define MMC4_PRE_RATIO(x) (((x) & 0xff) << 8)
221 #define DIV_MMC4(x) ((x) & 0x1)
222 #define DIV_MMC4_PRE(x) (((x) & 0x1) << 8)
229 #define XCL205_EN_GPIO_OFFSET 0x20 /* GPA1 */
235 #define XCL205_EN_GPIO_DAT_CFG (0x1 << XCL205_EN_GPIO_PIN)
241 #define XCL205_STATE_GPIO_OFFSET 0x80 /* GPC1 */
245 #define XCL205_STATE_GPIO_DAT XCL205_STATE_GPIO_CON + 0x4