Lines Matching +full:32 +full:bit
137 #define VCH 0x0000 /* 32bit */
138 #define VCAP1 0x0004 /* 32bit */
139 #define VCAP2 0x0008 /* 32bit */
140 #define PVC 0x000c /* 16bit */
141 #define PVS 0x000e /* 16bit */
143 #define V0CAP 0x0010 /* 32bit */
144 #define V0CTL 0x0014 /* 32bit */
145 #define V0STS 0x001a /* 16bit */
147 #define V1CAP 0x001c /* 32bit */
148 #define V1CTL 0x0020 /* 32bit */
149 #define V1STS 0x0026 /* 16bit */
151 #define RCTCL 0x0100 /* 32bit */
152 #define ESD 0x0104 /* 32bit */
153 #define ULD 0x0110 /* 32bit */
154 #define ULBA 0x0118 /* 64bit */
156 #define RP1D 0x0120 /* 32bit */
157 #define RP1BA 0x0128 /* 64bit */
158 #define RP2D 0x0130 /* 32bit */
159 #define RP2BA 0x0138 /* 64bit */
160 #define RP3D 0x0140 /* 32bit */
161 #define RP3BA 0x0148 /* 64bit */
162 #define RP4D 0x0150 /* 32bit */
163 #define RP4BA 0x0158 /* 64bit */
164 #define HDD 0x0160 /* 32bit */
165 #define HDBA 0x0168 /* 64bit */
166 #define RP5D 0x0170 /* 32bit */
167 #define RP5BA 0x0178 /* 64bit */
168 #define RP6D 0x0180 /* 32bit */
169 #define RP6BA 0x0188 /* 64bit */
171 #define RPC 0x0400 /* 32bit */
172 #define RPFN 0x0404 /* 32bit */
174 #define TRSR 0x1e00 /* 8bit */
175 #define TRCR 0x1e10 /* 64bit */
176 #define TWDR 0x1e18 /* 64bit */
178 #define IOTR0 0x1e80 /* 64bit */
179 #define IOTR1 0x1e88 /* 64bit */
180 #define IOTR2 0x1e90 /* 64bit */
181 #define IOTR3 0x1e98 /* 64bit */
183 #define TCTL 0x3000 /* 8bit */
213 #define D31IP 0x3100 /* 32bit */
218 #define D30IP 0x3104 /* 32bit */
220 #define D29IP 0x3108 /* 32bit */
222 #define D28IP 0x310c /* 32bit */
231 #define D27IP 0x3110 /* 32bit */
233 #define D26IP 0x3114 /* 32bit */
235 #define D25IP 0x3118 /* 32bit */
237 #define D22IP 0x3124 /* 32bit */
242 #define D20IP 0x3128 /* 32bit */
244 #define D31IR 0x3140 /* 16bit */
245 #define D30IR 0x3142 /* 16bit */
246 #define D29IR 0x3144 /* 16bit */
247 #define D28IR 0x3146 /* 16bit */
248 #define D27IR 0x3148 /* 16bit */
249 #define D26IR 0x314c /* 16bit */
250 #define D25IR 0x3150 /* 16bit */
251 #define D22IR 0x315c /* 16bit */
252 #define D20IR 0x3160 /* 16bit */
253 #define OIC 0x31fe /* 16bit */
263 #define HPTC 0x3404 /* 32bit */
264 #define BUC 0x3414 /* 32bit */
266 #define FD 0x3418 /* 32bit */
267 #define DISPBDF 0x3424 /* 16bit */
268 #define FD2 0x3428 /* 32bit */
269 #define CG 0x341c /* 32bit */
361 #define BIOS_RLS (1 << 7) /* asserts SCI on bit set */
362 #define SWSMI_TMR_EN (1 << 6) /* start software smi timer on bit set */
366 #define BIOS_EN (1 << 2) /* Assert SMI# on setting GBL_RLS bit */