337 		else if (ddrc_clk <= 280 && ddrc_clk > 230)  in spd_sdram()
353 		} else if (ddrc_clk <= 280 && ddrc_clk > 230) {  in spd_sdram()
354 			/* DDR controller clk at 230~280 */  in spd_sdram()
362 		} else if (ddrc_clk <= 230 && ddrc_clk > 90) {  in spd_sdram()
363 			/* DDR controller clk at 90~230 */  in spd_sdram()
377 		} else if (ddrc_clk <= 280 && ddrc_clk > 230) {  in spd_sdram()
378 			/* DDR controller clk at 230~280 */  in spd_sdram()
384 		} else if (ddrc_clk <= 230 && ddrc_clk > 90) {  in spd_sdram()
385 			/* DDR controller clk at 90~230 */  in spd_sdram()
400 		} else if (ddrc_clk <= 280 && ddrc_clk > 230) {  in spd_sdram()
401 			/* DDR controller clk at 230~280 */  in spd_sdram()
404 		} else if (ddrc_clk <= 230 && ddrc_clk > 90) {  in spd_sdram()
405 			/* DDR controller clk at 90~230 */  in spd_sdram()
411 		if (ddrc_clk <= 350 && ddrc_clk > 230) {  in spd_sdram()
412 			/* DDR controller clk at 230~350 */  in spd_sdram()
416 		} else if (ddrc_clk <= 230 && ddrc_clk > 90) {  in spd_sdram()
417 			/* DDR controller clk at 90~230 */  in spd_sdram()