mach-uniphier/clk/pll-ld20.c

15 #define SC_CPLLCTRL	(SC_BASE_ADDR | 0x1400)	/* CPU/ARM */
16 #define SC_SPLLCTRL	(SC_BASE_ADDR | 0x1410)	/* misc */
17 #define SC_SPLL2CTRL	(SC_BASE_ADDR | 0x1420)	/* DSP */
18 #define SC_MPLLCTRL	(SC_BASE_ADDR | 0x1430)	/* Video codec */
19 #define SC_VPPLLCTRL	(SC_BASE_ADDR | 0x1440)	/* VPE etc. */
20 #define SC_GPPLLCTRL	(SC_BASE_ADDR | 0x1450)	/* GPU/Mali */
21 #define SC_DPLL0CTRL	(SC_BASE_ADDR | 0x1460)	/* DDR memory 0 */
22 #define SC_DPLL1CTRL	(SC_BASE_ADDR | 0x1470)	/* DDR memory 1 */
23 #define SC_DPLL2CTRL	(SC_BASE_ADDR | 0x1480)	/* DDR memory 2 */
26 #define SC_VPLL27FCTRL	(SC_BASE_ADDR | 0x1500)
27 #define SC_VPLL27ACTRL	(SC_BASE_ADDR | 0x1520)
30 #define SC_VPLL8KCTRL	(SC_BASE_ADDR | 0x1540)
31 #define SC_A2PLLCTRL	(SC_BASE_ADDR | 0x15C0)
35 	uniphier_ld20_sscpll_init(SC_CPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 4);  in uniphier_ld20_pll_init()
37 	uniphier_ld20_sscpll_init(SC_SPLL2CTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 4);  in uniphier_ld20_pll_init()
38 	uniphier_ld20_sscpll_init(SC_MPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 2);  in uniphier_ld20_pll_init()
39 	uniphier_ld20_sscpll_init(SC_VPPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 4);  in uniphier_ld20_pll_init()
40 	uniphier_ld20_sscpll_init(SC_GPPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 2);  in uniphier_ld20_pll_init()