Lines Matching +full:0 +full:xe8000000
20 ((_x ? KW_EGIGA1_BASE : KW_EGIGA0_BASE) + 0x44c)
22 #define KW_REG_PCIE_DEVID (KW_REG_PCIE_BASE + 0x00)
23 #define KW_REG_PCIE_REVID (KW_REG_PCIE_BASE + 0x08)
24 #define KW_REG_DEVICE_ID (KW_MPP_BASE + 0x34)
25 #define KW_REG_SYSRST_CNT (KW_MPP_BASE + 0x50)
27 #define KW_REG_MPP_OUT_DRV_REG (KW_MPP_BASE + 0xE0)
50 KWCPU_ATTR_SASRAM = 0x01,
51 KWCPU_ATTR_DRAM_CS0 = 0x0e,
52 KWCPU_ATTR_DRAM_CS1 = 0x0d,
53 KWCPU_ATTR_DRAM_CS2 = 0x0b,
54 KWCPU_ATTR_DRAM_CS3 = 0x07,
55 KWCPU_ATTR_NANDFLASH = 0x2f,
56 KWCPU_ATTR_SPIFLASH = 0x1e,
57 KWCPU_ATTR_BOOTROM = 0x1d,
58 KWCPU_ATTR_PCIE_IO = 0xe0,
59 KWCPU_ATTR_PCIE_MEM = 0xe8
65 #define KW_DEFADR_PCI_MEM 0x90000000
66 #define KW_DEFADR_PCI_IO 0xC0000000
67 #define KW_DEFADR_PCI_IO_REMAP 0xC0000000
68 #define KW_DEFADR_SASRAM 0xC8010000
69 #define KW_DEFADR_NANDF 0xD8000000
70 #define KW_DEFADR_SPIF 0xE8000000
71 #define KW_DEFADR_BOOTROM 0xF8000000
80 asm volatile ("mrc p15, 1, %0, c15, c1, 0 @ readfr exfr":"=r" in readfr_extra_feature_reg()
91 asm volatile ("mcr p15, 1, %0, c15, c1, 0 @ writefr exfr"::"r" in writefr_extra_feature_reg()
112 u32 config; /*0x20100 */
113 u32 ctrl_stat; /*0x20104 */
114 u32 rstoutn_mask; /* 0x20108 */
115 u32 sys_soft_rst; /* 0x2010C */
116 u32 ahb_mbus_cause_irq; /* 0x20110 */
117 u32 ahb_mbus_mask_irq; /* 0x20114 */
119 u32 ftdll_config; /* 0x20120 */
121 u32 l2_cfg; /* 0x20128 */