51 #define SIUL2_MSCR_DDR_DO_TRIM(v)	((v) & 0xC0000000)  argument
57 #define SIUL2_MSCR_DDR_INPUT(v)		((v) & 0x20000000)  argument
61 #define SIUL2_MSCR_DDR_SEL(v)		((v) & 0x18000000)  argument
65 #define SIUL2_MSCR_DDR_ODT(v)		((v) & 0x07000000)  argument
74 #define SIUL2_MSCR_DCYCLE_TRIM(v)	((v) & 0x00C00000)  argument
79 #define SIUL2_MSCR_OBE(v)		((v) & 0x00200000)  argument
82 #define SIUL2_MSCR_ODE(v)		((v) & 0x00100000)  argument
85 #define SIUL2_MSCR_IBE(v)		((v) & 0x00010000)  argument
88 #define SIUL2_MSCR_HYS(v)		((v) & 0x00400000)  argument
91 #define SIUL2_MSCR_INV(v)		((v) & 0x00020000)  argument
94 #define SIUL2_MSCR_PKE(v)		((v) & 0x00010000)  argument
97 #define SIUL2_MSCR_SRE(v)		((v) & 0x0000C000)  argument
103 #define SIUL2_MSCR_PUE(v)		((v) & 0x00002000)  argument
106 #define SIUL2_MSCR_PUS(v)		((v) & 0x00001800)  argument
112 #define SIUL2_MSCR_DSE(v)		((v) & 0x00000700)  argument
121 #define SIUL2_MSCR_CRPOINT_TRIM(v)	((v) & 0x000000C0)  argument
124 #define SIUL2_MSCR_SMC(v)		((v) & 0x00000020)  argument
125 #define SIUL2_MSCR_MUX_MODE(v)		((v) & 0x0000000f)  argument