588 static inline void xudc_writel(struct tegra_xudc *xudc, u32 val,  in xudc_writel()  function
635 	xudc_writel(xudc, val, SSPX_CORE_CNT56);  in tegra_xudc_limit_port_speed()
640 	xudc_writel(xudc, val, SSPX_CORE_CNT57);  in tegra_xudc_limit_port_speed()
645 	xudc_writel(xudc, val, SSPX_CORE_CNT66);  in tegra_xudc_limit_port_speed()
650 	xudc_writel(xudc, val, SSPX_CORE_CNT66);  in tegra_xudc_limit_port_speed()
655 	xudc_writel(xudc, val, SSPX_CORE_CNT67);  in tegra_xudc_limit_port_speed()
660 	xudc_writel(xudc, val, SSPX_CORE_CNT72);  in tegra_xudc_limit_port_speed()
671 	xudc_writel(xudc, val, SSPX_CORE_CNT56);  in tegra_xudc_restore_port_speed()
676 	xudc_writel(xudc, val, SSPX_CORE_CNT57);  in tegra_xudc_restore_port_speed()
681 	xudc_writel(xudc, val, SSPX_CORE_CNT66);  in tegra_xudc_restore_port_speed()
686 	xudc_writel(xudc, val, SSPX_CORE_CNT66);  in tegra_xudc_restore_port_speed()
691 	xudc_writel(xudc, val, SSPX_CORE_CNT67);  in tegra_xudc_restore_port_speed()
696 	xudc_writel(xudc, val, SSPX_CORE_CNT72);  in tegra_xudc_restore_port_speed()
744 		xudc_writel(xudc, val, PORTPM);  in tegra_xudc_device_mode_off()
749 		xudc_writel(xudc, val, PORTSC);  in tegra_xudc_device_mode_off()
916 	xudc_writel(xudc, BIT(ep), EP_RELOAD);  in ep_reload()
929 	xudc_writel(xudc, val, EP_PAUSE);  in ep_pause()
933 	xudc_writel(xudc, BIT(ep), EP_STCHG);  in ep_pause()
945 	xudc_writel(xudc, val, EP_PAUSE);  in ep_unpause()
949 	xudc_writel(xudc, BIT(ep), EP_STCHG);  in ep_unpause()
958 	xudc_writel(xudc, 0, EP_PAUSE);  in ep_unpause_all()
962 	xudc_writel(xudc, val, EP_STCHG);  in ep_unpause_all()
973 	xudc_writel(xudc, val, EP_HALT);  in ep_halt()
977 	xudc_writel(xudc, BIT(ep), EP_STCHG);  in ep_halt()
988 	xudc_writel(xudc, val, EP_HALT);  in ep_unhalt()
992 	xudc_writel(xudc, BIT(ep), EP_STCHG);  in ep_unhalt()
1002 	xudc_writel(xudc, 0, EP_HALT);  in ep_unhalt_all()
1006 	xudc_writel(xudc, val, EP_STCHG);  in ep_unhalt_all()
1012 	xudc_writel(xudc, BIT(ep), EP_STOPPED);  in ep_wait_for_stopped()
1223 	xudc_writel(xudc, val, DB);  in tegra_xudc_ep_ring_doorbell()
1724 		xudc_writel(xudc, BIT(ep->index), EP_STOPPED);  in __tegra_xudc_ep_disable()
1739 		xudc_writel(xudc, val, CTRL);  in __tegra_xudc_ep_disable()
1825 		xudc_writel(xudc, val, CTRL);  in __tegra_xudc_ep_enable()
1975 		xudc_writel(xudc, val, PORTSC);  in tegra_xudc_resume_device_state()
2020 			xudc_writel(xudc, 0, DEVNOTIF_HI);  in tegra_xudc_gadget_wakeup()
2021 			xudc_writel(xudc, val, DEVNOTIF_LO);  in tegra_xudc_gadget_wakeup()
2048 		xudc_writel(xudc, val, CTRL);  in tegra_xudc_gadget_pullup()
2092 	xudc_writel(xudc, val, CTRL);  in tegra_xudc_gadget_start()
2096 	xudc_writel(xudc, val, PORTHALT);  in tegra_xudc_gadget_start()
2101 		xudc_writel(xudc, val, CTRL);  in tegra_xudc_gadget_start()
2135 	xudc_writel(xudc, val, CTRL);  in tegra_xudc_gadget_stop()
2246 		xudc_writel(xudc, xudc->test_mode_pattern, PORT_TM);  in set_feature_complete()
2277 			xudc_writel(xudc, val, PORTPM);  in tegra_xudc_ep0_set_feature()
2302 			xudc_writel(xudc, val, PORTPM);  in tegra_xudc_ep0_set_feature()
2332 				xudc_writel(xudc, val, PORTPM);  in tegra_xudc_ep0_set_feature()
2512 	xudc_writel(xudc, val, CTRL);  in tegra_xudc_ep0_set_address()
2876 		xudc_writel(xudc, val, PORTPM);  in tegra_xudc_port_connect()
2882 		xudc_writel(xudc, val, PORTPM);  in tegra_xudc_port_connect()
2892 		xudc_writel(xudc, val, PORTPM);  in tegra_xudc_port_connect()
2897 		xudc_writel(xudc, ST_RC, ST);  in tegra_xudc_port_connect()
2964 	xudc_writel(xudc, val, PORTSC);  in clear_port_change()
2976 		xudc_writel(xudc, porthalt, PORTHALT);  in __tegra_xudc_handle_port_status()
3118 	xudc_writel(xudc, upper_32_bits(erdp), ERDPHI);  in tegra_xudc_process_event_ring()
3119 	xudc_writel(xudc, lower_32_bits(erdp) | ERDPLO_EHB, ERDPLO);  in tegra_xudc_process_event_ring()
3131 	xudc_writel(xudc, ST_IP, ST);  in tegra_xudc_irq()
3254 	xudc_writel(xudc, lower_32_bits(xudc->ep_context_phys), ECPLO);  in tegra_xudc_init_eps()
3255 	xudc_writel(xudc, upper_32_bits(xudc->ep_context_phys), ECPHI);  in tegra_xudc_init_eps()
3310 		xudc_writel(xudc, val, ERSTSZ);  in tegra_xudc_init_event_ring()
3312 		xudc_writel(xudc, lower_32_bits(xudc->event_ring_phys[i]),  in tegra_xudc_init_event_ring()
3314 		xudc_writel(xudc, upper_32_bits(xudc->event_ring_phys[i]),  in tegra_xudc_init_event_ring()
3319 	xudc_writel(xudc, val, ERDPLO);  in tegra_xudc_init_event_ring()
3321 	xudc_writel(xudc, val, EREPLO);  in tegra_xudc_init_event_ring()
3324 	xudc_writel(xudc, val, ERDPHI);  in tegra_xudc_init_event_ring()
3325 	xudc_writel(xudc, val, EREPHI);  in tegra_xudc_init_event_ring()
3391 		xudc_writel(xudc, val, BLCG);  in tegra_xudc_device_params_init()
3401 	xudc_writel(xudc, val, SSPX_CORE_PADCTL4);  in tegra_xudc_device_params_init()
3407 	xudc_writel(xudc, val, SSPX_CORE_CNT0);  in tegra_xudc_device_params_init()
3413 	xudc_writel(xudc, val, SSPX_CORE_CNT30);  in tegra_xudc_device_params_init()
3420 		xudc_writel(xudc, val, HSFSPI_COUNT13);  in tegra_xudc_device_params_init()
3430 	xudc_writel(xudc, val, SSPX_CORE_CNT32);  in tegra_xudc_device_params_init()
3436 	xudc_writel(xudc, val, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3441 	xudc_writel(xudc, val, PORTSC);  in tegra_xudc_device_params_init()
3447 	xudc_writel(xudc, val, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3452 	xudc_writel(xudc, val, PORTSC);  in tegra_xudc_device_params_init()
3457 	xudc_writel(xudc, val, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3465 	xudc_writel(xudc, val, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3472 	xudc_writel(xudc, val, RT_IMOD);  in tegra_xudc_device_params_init()
3478 	xudc_writel(xudc, val, CFG_DEV_SSPI_XFER);  in tegra_xudc_device_params_init()
3925 	xudc_writel(xudc, 0, CTRL);  in tegra_xudc_powergate()
3961 	xudc_writel(xudc, xudc->saved_regs.portpm, PORTPM);  in tegra_xudc_unpowergate()
3962 	xudc_writel(xudc, xudc->saved_regs.ctrl, CTRL);  in tegra_xudc_unpowergate()