gadget/udc/tegra-xudc.c

583 static inline u32 xudc_readl(struct tegra_xudc *xudc, unsigned int offset)  in xudc_readl()  function
632 	val = xudc_readl(xudc, SSPX_CORE_CNT56);  in tegra_xudc_limit_port_speed()
637 	val = xudc_readl(xudc, SSPX_CORE_CNT57);  in tegra_xudc_limit_port_speed()
642 	val = xudc_readl(xudc, SSPX_CORE_CNT65);  in tegra_xudc_limit_port_speed()
647 	val = xudc_readl(xudc, SSPX_CORE_CNT66);  in tegra_xudc_limit_port_speed()
652 	val = xudc_readl(xudc, SSPX_CORE_CNT67);  in tegra_xudc_limit_port_speed()
657 	val = xudc_readl(xudc, SSPX_CORE_CNT72);  in tegra_xudc_limit_port_speed()
668 	val = xudc_readl(xudc, SSPX_CORE_CNT56);  in tegra_xudc_restore_port_speed()
673 	val = xudc_readl(xudc, SSPX_CORE_CNT57);  in tegra_xudc_restore_port_speed()
678 	val = xudc_readl(xudc, SSPX_CORE_CNT65);  in tegra_xudc_restore_port_speed()
683 	val = xudc_readl(xudc, SSPX_CORE_CNT66);  in tegra_xudc_restore_port_speed()
688 	val = xudc_readl(xudc, SSPX_CORE_CNT67);  in tegra_xudc_restore_port_speed()
693 	val = xudc_readl(xudc, SSPX_CORE_CNT72);  in tegra_xudc_restore_port_speed()
727 	connected = !!(xudc_readl(xudc, PORTSC) & PORTSC_CCS);  in tegra_xudc_device_mode_off()
736 	pls = (xudc_readl(xudc, PORTSC) & PORTSC_PLS_MASK) >>  in tegra_xudc_device_mode_off()
742 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_device_mode_off()
746 		val = xudc_readl(xudc, PORTSC);  in tegra_xudc_device_mode_off()
839 		u32 pls = (xudc_readl(xudc, PORTSC) & PORTSC_PLS_MASK) >>  in tegra_xudc_plc_reset_work()
868 		pls = (xudc_readl(xudc, PORTSC) & PORTSC_PLS_MASK) >>  in tegra_xudc_port_reset_war_work()
924 	val = xudc_readl(xudc, EP_PAUSE);  in ep_pause()
940 	val = xudc_readl(xudc, EP_PAUSE);  in ep_unpause()
956 	val = xudc_readl(xudc, EP_PAUSE);  in ep_unpause_all()
969 	val = xudc_readl(xudc, EP_HALT);  in ep_halt()
984 	val = xudc_readl(xudc, EP_HALT);  in ep_unhalt()
999 	val = xudc_readl(xudc, EP_HALT);  in ep_unhalt_all()
1545 	if (!!(xudc_readl(xudc, EP_HALT) & BIT(ep->index)) == halt) {  in __tegra_xudc_ep_set_halt()
1723 	if (xudc_readl(xudc, EP_STOPPED) & BIT(ep->index))  in __tegra_xudc_ep_disable()
1737 		val = xudc_readl(xudc, CTRL);  in __tegra_xudc_ep_disable()
1823 		val = xudc_readl(xudc, CTRL);  in __tegra_xudc_ep_enable()
1955 	ret = (xudc_readl(xudc, MFINDEX) & MFINDEX_FRAME_MASK) >>  in tegra_xudc_gadget_get_frame()
1971 	val = xudc_readl(xudc, PORTSC);  in tegra_xudc_resume_device_state()
2006 	val = xudc_readl(xudc, PORTPM);  in tegra_xudc_gadget_wakeup()
2043 		val = xudc_readl(xudc, CTRL);  in tegra_xudc_gadget_pullup()
2090 	val = xudc_readl(xudc, CTRL);  in tegra_xudc_gadget_start()
2094 	val = xudc_readl(xudc, PORTHALT);  in tegra_xudc_gadget_start()
2099 		val = xudc_readl(xudc, CTRL);  in tegra_xudc_gadget_start()
2133 	val = xudc_readl(xudc, CTRL);  in tegra_xudc_gadget_stop()
2271 			val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_set_feature()
2285 			val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_set_feature()
2325 				val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_set_feature()
2377 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_get_status()
2396 			val = xudc_readl(xudc, PORTPM);  in tegra_xudc_ep0_get_status()
2413 		if (xudc_readl(xudc, EP_HALT) & BIT(ep))  in tegra_xudc_ep0_get_status()
2509 	val = xudc_readl(xudc, CTRL);  in tegra_xudc_ep0_set_address()
2840 	val = (xudc_readl(xudc, PORTSC) & PORTSC_PS_MASK) >> PORTSC_PS_SHIFT;  in tegra_xudc_port_connect()
2874 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_port_connect()
2880 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_port_connect()
2886 		val = xudc_readl(xudc, PORTPM);  in tegra_xudc_port_connect()
2895 	val = xudc_readl(xudc, ST);  in tegra_xudc_port_connect()
2961 	val = xudc_readl(xudc, PORTSC);  in clear_port_change()
2971 	porthalt = xudc_readl(xudc, PORTHALT);  in __tegra_xudc_handle_port_status()
2979 	portsc = xudc_readl(xudc, PORTSC);  in __tegra_xudc_handle_port_status()
2999 	portsc = xudc_readl(xudc, PORTSC);  in __tegra_xudc_handle_port_status()
3003 		if (!(xudc_readl(xudc, PORTSC) & PORTSC_WPR))  in __tegra_xudc_handle_port_status()
3007 	portsc = xudc_readl(xudc, PORTSC);  in __tegra_xudc_handle_port_status()
3023 	portsc = xudc_readl(xudc, PORTSC);  in __tegra_xudc_handle_port_status()
3056 	dev_dbg(xudc->dev, "PORTSC = %#x\n", xudc_readl(xudc, PORTSC));  in __tegra_xudc_handle_port_status()
3061 	while ((xudc_readl(xudc, PORTSC) & PORTSC_CHANGE_MASK) ||  in tegra_xudc_handle_port_status()
3062 	       (xudc_readl(xudc, PORTHALT) & PORTHALT_STCHG_REQ))  in tegra_xudc_handle_port_status()
3128 	val = xudc_readl(xudc, ST);  in tegra_xudc_irq()
3307 		val = xudc_readl(xudc, ERSTSZ);  in tegra_xudc_init_event_ring()
3383 		val = xudc_readl(xudc, BLCG);  in tegra_xudc_device_params_init()
3398 	val = xudc_readl(xudc, SSPX_CORE_PADCTL4);  in tegra_xudc_device_params_init()
3404 	val = xudc_readl(xudc, SSPX_CORE_CNT0);  in tegra_xudc_device_params_init()
3410 	val = xudc_readl(xudc, SSPX_CORE_CNT30);  in tegra_xudc_device_params_init()
3417 		val = xudc_readl(xudc, HSFSPI_COUNT13);  in tegra_xudc_device_params_init()
3427 	val = xudc_readl(xudc, SSPX_CORE_CNT32);  in tegra_xudc_device_params_init()
3433 	val = xudc_readl(xudc, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3438 	val = xudc_readl(xudc, PORTSC);  in tegra_xudc_device_params_init()
3444 	val = xudc_readl(xudc, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3449 	val = xudc_readl(xudc, PORTSC);  in tegra_xudc_device_params_init()
3455 	val = xudc_readl(xudc, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3463 	val = xudc_readl(xudc, CFG_DEV_FE);  in tegra_xudc_device_params_init()
3469 	val = xudc_readl(xudc, RT_IMOD);  in tegra_xudc_device_params_init()
3475 	val = xudc_readl(xudc, CFG_DEV_SSPI_XFER);  in tegra_xudc_device_params_init()
3923 	xudc->saved_regs.ctrl = xudc_readl(xudc, CTRL);  in tegra_xudc_powergate()
3924 	xudc->saved_regs.portpm = xudc_readl(xudc, PORTPM);  in tegra_xudc_powergate()