243 	u32 dcr;  in di_handle_failure_state()  local
250 	dcr = readl(imxdi->ioaddr + DCR);  in di_handle_failure_state()
252 	if (dcr & DCR_FSHL) {  in di_handle_failure_state()
281 	u32 dcr, sec;  in di_handle_invalid_state()  local
300 	dcr = readl(imxdi->ioaddr + DCR);  in di_handle_invalid_state()
301 	if (!(dcr & DCR_TCE)) {  in di_handle_invalid_state()
302 		if (dcr & DCR_TCHL) {  in di_handle_invalid_state()
307 		if (dcr & DCR_TCSL) {  in di_handle_invalid_state()
328 	di_write_busy_wait(imxdi, dcr | DCR_TCE, DCR);  in di_handle_invalid_state()
338 	u32 dcr;  in di_handle_invalid_and_failure_state()  local
347 		dcr = __raw_readl(imxdi->ioaddr + DCR);  in di_handle_invalid_and_failure_state()
348 		if (dcr & DCR_TDCHL) {  in di_handle_invalid_and_failure_state()
363 		if (dcr & DCR_TDCSL) {  in di_handle_invalid_and_failure_state()
557 	u32 dcr, dsr;  in dryice_rtc_set_time()  local
560 	dcr = readl(imxdi->ioaddr + DCR);  in dryice_rtc_set_time()
563 	if (!(dcr & DCR_TCE) || (dsr & DSR_SVF)) {  in dryice_rtc_set_time()
564 		if (dcr & DCR_TCHL) {  in dryice_rtc_set_time()
569 		if ((dcr & DCR_TCSL) || (dsr & DSR_SVF)) {  in dryice_rtc_set_time()