884 static inline void hdptx_update_bits(struct rockchip_hdptx_phy *hdptx, u32 reg,  in hdptx_update_bits()  function
1020 	hdptx_update_bits(hdptx, SB_REG0113, SB_RX_RCAL_OPT_CODE_MASK,  in hdptx_earc_config()
1023 	hdptx_update_bits(hdptx, SB_REG011B, SB_AFC_TOL_MASK,  in hdptx_earc_config()
1026 	hdptx_update_bits(hdptx, SB_REG0120, SB_EARC_EN_MASK | SB_EARC_AFC_EN_MASK,  in hdptx_earc_config()
1028 	hdptx_update_bits(hdptx, SB_REG011B, SB_EARC_SIG_DET_BYPASS_MASK,  in hdptx_earc_config()
1030 	hdptx_update_bits(hdptx, SB_REG011F, SB_PWM_AFC_CTRL_MASK | SB_RCAL_RSTN_MASK,  in hdptx_earc_config()
1032 	hdptx_update_bits(hdptx, SB_REG0115, SB_READY_DELAY_TIME_MASK,  in hdptx_earc_config()
1034 	hdptx_update_bits(hdptx, SB_REG0113, SB_RX_RTERM_CTRL_MASK,  in hdptx_earc_config()
1036 	hdptx_update_bits(hdptx, SB_REG0102, ANA_SB_RXTERM_OFFSP_MASK,  in hdptx_earc_config()
1038 	hdptx_update_bits(hdptx, SB_REG0103, ANA_SB_RXTERM_OFFSN_MASK,  in hdptx_earc_config()
1044 	hdptx_update_bits(hdptx, SB_REG0117, FAST_PULSE_TIME_MASK,  in hdptx_earc_config()
1046 	hdptx_update_bits(hdptx, SB_REG0114, SB_TG_SB_EN_DELAY_TIME_MASK |  in hdptx_earc_config()
1050 	hdptx_update_bits(hdptx, SB_REG0105, ANA_SB_TX_HLVL_PROG_MASK,  in hdptx_earc_config()
1052 	hdptx_update_bits(hdptx, SB_REG0106, ANA_SB_TX_LLVL_PROG_MASK,  in hdptx_earc_config()
1054 	hdptx_update_bits(hdptx, SB_REG010F, ANA_SB_VREG_GAIN_CTRL_MASK,  in hdptx_earc_config()
1056 	hdptx_update_bits(hdptx, SB_REG0110, ANA_SB_VREG_REF_SEL_MASK,  in hdptx_earc_config()
1058 	hdptx_update_bits(hdptx, SB_REG0115, SB_TG_OSC_EN_DELAY_TIME_MASK,  in hdptx_earc_config()
1060 	hdptx_update_bits(hdptx, SB_REG0116, AFC_RSTN_DELAY_TIME_MASK,  in hdptx_earc_config()
1062 	hdptx_update_bits(hdptx, SB_REG0109, ANA_SB_DMRX_AFC_DIV_RATIO_MASK,  in hdptx_earc_config()
1064 	hdptx_update_bits(hdptx, SB_REG0103, OVRD_SB_RX_RESCAL_DONE_MASK,  in hdptx_earc_config()
1066 	hdptx_update_bits(hdptx, SB_REG0104, OVRD_SB_EN_MASK,  in hdptx_earc_config()
1068 	hdptx_update_bits(hdptx, SB_REG0102, OVRD_SB_RXTERM_EN_MASK,  in hdptx_earc_config()
1070 	hdptx_update_bits(hdptx, SB_REG0105, OVRD_SB_EARC_CMDC_EN_MASK,  in hdptx_earc_config()
1072 	hdptx_update_bits(hdptx, SB_REG010F, OVRD_SB_VREG_EN_MASK |  in hdptx_earc_config()
1075 	hdptx_update_bits(hdptx, SB_REG0123, OVRD_SB_READY_MASK,  in hdptx_earc_config()
1078 	hdptx_update_bits(hdptx, SB_REG0103, SB_RX_RESCAL_DONE_MASK,  in hdptx_earc_config()
1081 	hdptx_update_bits(hdptx, SB_REG0104, SB_EN_MASK, SB_EN(1));  in hdptx_earc_config()
1083 	hdptx_update_bits(hdptx, SB_REG0102, SB_RXTERM_EN_MASK,  in hdptx_earc_config()
1086 	hdptx_update_bits(hdptx, SB_REG0105, SB_EARC_CMDC_EN_MASK,  in hdptx_earc_config()
1088 	hdptx_update_bits(hdptx, SB_REG010F, SB_VREG_EN_MASK,  in hdptx_earc_config()
1091 	hdptx_update_bits(hdptx, SB_REG010F, OVRD_SB_VREG_LPF_BYPASS_MASK,  in hdptx_earc_config()
1094 	hdptx_update_bits(hdptx, SB_REG010F, OVRD_SB_VREG_LPF_BYPASS_MASK,  in hdptx_earc_config()
1097 	hdptx_update_bits(hdptx, SB_REG0123, SB_READY_MASK, SB_READY(1));  in hdptx_earc_config()
1294 	hdptx_update_bits(hdptx, CMN_REG005E, ROPLL_SDM_EN_MASK,  in hdptx_ropll_cmn_config()
1297 		hdptx_update_bits(hdptx, CMN_REG005E, 0xf, 0);  in hdptx_ropll_cmn_config()
1301 	hdptx_update_bits(hdptx, CMN_REG0064, ROPLL_SDM_NUM_SIGN_RBR_MASK,  in hdptx_ropll_cmn_config()
1306 	hdptx_update_bits(hdptx, CMN_REG0069, ROPLL_SDC_N_RBR_MASK,  in hdptx_ropll_cmn_config()
1333 	hdptx_update_bits(hdptx, CMN_REG0086, PLL_PCG_POSTDIV_SEL_MASK,  in hdptx_ropll_cmn_config()
1336 	hdptx_update_bits(hdptx, CMN_REG0086, PLL_PCG_CLK_SEL_MASK,  in hdptx_ropll_cmn_config()
1339 	hdptx_update_bits(hdptx, CMN_REG0086, PLL_PCG_CLK_EN, PLL_PCG_CLK_EN);  in hdptx_ropll_cmn_config()
1650 	hdptx_update_bits(hdptx, CMN_REG0008, LCPLL_EN_MASK |  in hdptx_lcpll_cmn_config()
1674 	hdptx_update_bits(hdptx, CMN_REG001E, LCPLL_PI_EN_MASK |  in hdptx_lcpll_cmn_config()
1691 	hdptx_update_bits(hdptx, CMN_REG002D, LCPLL_SDC_N_MASK,  in hdptx_lcpll_cmn_config()
1760 	hdptx_update_bits(hdptx, CMN_REG0086, PLL_PCG_POSTDIV_SEL_MASK,  in hdptx_lcpll_cmn_config()
1762 	hdptx_update_bits(hdptx, CMN_REG0086, PLL_PCG_CLK_SEL_MASK,  in hdptx_lcpll_cmn_config()