Lines Matching refs:PADS_CTL

247 #define PADS_CTL		0x000000a0  macro
940 	value = pads_readl(pcie, PADS_CTL);  in tegra_pcie_phy_enable()
942 	pads_writel(pcie, value, PADS_CTL);  in tegra_pcie_phy_enable()
973 	value = pads_readl(pcie, PADS_CTL);  in tegra_pcie_phy_enable()
975 	pads_writel(pcie, value, PADS_CTL);  in tegra_pcie_phy_enable()
978 	value = pads_readl(pcie, PADS_CTL);  in tegra_pcie_phy_enable()
980 	pads_writel(pcie, value, PADS_CTL);  in tegra_pcie_phy_enable()
991 	value = pads_readl(pcie, PADS_CTL);  in tegra_pcie_phy_disable()
993 	pads_writel(pcie, value, PADS_CTL);  in tegra_pcie_phy_disable()
996 	value = pads_readl(pcie, PADS_CTL);  in tegra_pcie_phy_disable()
998 	pads_writel(pcie, value, PADS_CTL);  in tegra_pcie_phy_disable()