325 static inline u32 appl_readl(struct tegra_pcie_dw *pcie, const u32 reg)  in appl_readl()  function
376 	status_l0 = appl_readl(pcie, APPL_INTR_STATUS_L0);  in tegra_pcie_rp_irq_handler()
378 		status_l1 = appl_readl(pcie, APPL_INTR_STATUS_L1_0_0);  in tegra_pcie_rp_irq_handler()
382 			val = appl_readl(pcie, APPL_CAR_RESET_OVRD);  in tegra_pcie_rp_irq_handler()
386 			val = appl_readl(pcie, APPL_CAR_RESET_OVRD);  in tegra_pcie_rp_irq_handler()
397 		status_l1 = appl_readl(pcie, APPL_INTR_STATUS_L1_8_0);  in tegra_pcie_rp_irq_handler()
417 		status_l1 = appl_readl(pcie, APPL_INTR_STATUS_L1_18);  in tegra_pcie_rp_irq_handler()
460 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_hot_rst_done()
491 		val = appl_readl(pcie, APPL_LTR_MSG_2);  in tegra_pcie_ep_irq_thread()
497 			val = appl_readl(pcie, APPL_LTR_MSG_2);  in tegra_pcie_ep_irq_thread()
518 	status_l0 = appl_readl(pcie, APPL_INTR_STATUS_L0);  in tegra_pcie_ep_hard_irq()
520 		status_l1 = appl_readl(pcie, APPL_INTR_STATUS_L1_0_0);  in tegra_pcie_ep_hard_irq()
527 			link_status = appl_readl(pcie, APPL_LINK_STATUS);  in tegra_pcie_ep_hard_irq()
538 		status_l1 = appl_readl(pcie, APPL_INTR_STATUS_L1_15);  in tegra_pcie_ep_hard_irq()
708 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_system_interrupts()
712 	val = appl_readl(pcie, APPL_INTR_EN_L1_0_0);  in tegra_pcie_enable_system_interrupts()
717 		val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_system_interrupts()
721 		val = appl_readl(pcie, APPL_INTR_EN_L1_18);  in tegra_pcie_enable_system_interrupts()
746 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_legacy_interrupts()
751 	val = appl_readl(pcie, APPL_INTR_EN_L1_8_0);  in tegra_pcie_enable_legacy_interrupts()
769 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in tegra_pcie_enable_msi_interrupts()
905 	val = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_prepare_host()
912 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_prepare_host()
917 	val = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_prepare_host()
943 		val = appl_readl(pcie, APPL_DEBUG);  in tegra_pcie_dw_host_init()
946 		tmp = appl_readl(pcie, APPL_LINK_STATUS);  in tegra_pcie_dw_host_init()
956 		val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_host_init()
1348 		val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_config_controller()
1370 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_config_controller()
1373 	val = appl_readl(pcie, APPL_CFG_MISC);  in tegra_pcie_config_controller()
1378 		val = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_config_controller()
1486 	val = appl_readl(pcie, APPL_RADM_STATUS);  in tegra_pcie_try_link_l2()
1513 		data = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_dw_pme_turnoff()
1528 			data = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_pme_turnoff()
1537 	data = appl_readl(pcie, APPL_PINMUX);  in tegra_pcie_dw_pme_turnoff()
1620 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_pex_rst_assert()
1710 	val = appl_readl(pcie, APPL_DM_TYPE);  in pex_ep_event_pex_rst_deassert()
1717 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_pex_rst_deassert()
1722 	val = appl_readl(pcie, APPL_CFG_MISC);  in pex_ep_event_pex_rst_deassert()
1727 	val = appl_readl(pcie, APPL_PINMUX);  in pex_ep_event_pex_rst_deassert()
1739 	val = appl_readl(pcie, APPL_INTR_EN_L0_0);  in pex_ep_event_pex_rst_deassert()
1745 	val = appl_readl(pcie, APPL_INTR_EN_L1_0_0);  in pex_ep_event_pex_rst_deassert()
1791 	val = appl_readl(pcie, APPL_CTRL);  in pex_ep_event_pex_rst_deassert()
2206 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_suspend_late()
2268 	val = appl_readl(pcie, APPL_CTRL);  in tegra_pcie_dw_resume_early()