Lines Matching refs:res
188 union qcom_pcie_resources res; member
236 struct qcom_pcie_resources_2_1_0 *res = &pcie->res.v2_1_0; in qcom_pcie_get_resources_2_1_0() local
241 res->supplies[0].supply = "vdda"; in qcom_pcie_get_resources_2_1_0()
242 res->supplies[1].supply = "vdda_phy"; in qcom_pcie_get_resources_2_1_0()
243 res->supplies[2].supply = "vdda_refclk"; in qcom_pcie_get_resources_2_1_0()
244 ret = devm_regulator_bulk_get(dev, ARRAY_SIZE(res->supplies), in qcom_pcie_get_resources_2_1_0()
245 res->supplies); in qcom_pcie_get_resources_2_1_0()
249 res->clks[0].id = "iface"; in qcom_pcie_get_resources_2_1_0()
250 res->clks[1].id = "core"; in qcom_pcie_get_resources_2_1_0()
251 res->clks[2].id = "phy"; in qcom_pcie_get_resources_2_1_0()
252 res->clks[3].id = "aux"; in qcom_pcie_get_resources_2_1_0()
253 res->clks[4].id = "ref"; in qcom_pcie_get_resources_2_1_0()
256 ret = devm_clk_bulk_get(dev, 3, res->clks); in qcom_pcie_get_resources_2_1_0()
261 ret = devm_clk_bulk_get_optional(dev, 2, res->clks + 3); in qcom_pcie_get_resources_2_1_0()
265 res->pci_reset = devm_reset_control_get_exclusive(dev, "pci"); in qcom_pcie_get_resources_2_1_0()
266 if (IS_ERR(res->pci_reset)) in qcom_pcie_get_resources_2_1_0()
267 return PTR_ERR(res->pci_reset); in qcom_pcie_get_resources_2_1_0()
269 res->axi_reset = devm_reset_control_get_exclusive(dev, "axi"); in qcom_pcie_get_resources_2_1_0()
270 if (IS_ERR(res->axi_reset)) in qcom_pcie_get_resources_2_1_0()
271 return PTR_ERR(res->axi_reset); in qcom_pcie_get_resources_2_1_0()
273 res->ahb_reset = devm_reset_control_get_exclusive(dev, "ahb"); in qcom_pcie_get_resources_2_1_0()
274 if (IS_ERR(res->ahb_reset)) in qcom_pcie_get_resources_2_1_0()
275 return PTR_ERR(res->ahb_reset); in qcom_pcie_get_resources_2_1_0()
277 res->por_reset = devm_reset_control_get_exclusive(dev, "por"); in qcom_pcie_get_resources_2_1_0()
278 if (IS_ERR(res->por_reset)) in qcom_pcie_get_resources_2_1_0()
279 return PTR_ERR(res->por_reset); in qcom_pcie_get_resources_2_1_0()
281 res->ext_reset = devm_reset_control_get_optional_exclusive(dev, "ext"); in qcom_pcie_get_resources_2_1_0()
282 if (IS_ERR(res->ext_reset)) in qcom_pcie_get_resources_2_1_0()
283 return PTR_ERR(res->ext_reset); in qcom_pcie_get_resources_2_1_0()
285 res->phy_reset = devm_reset_control_get_exclusive(dev, "phy"); in qcom_pcie_get_resources_2_1_0()
286 return PTR_ERR_OR_ZERO(res->phy_reset); in qcom_pcie_get_resources_2_1_0()
291 struct qcom_pcie_resources_2_1_0 *res = &pcie->res.v2_1_0; in qcom_pcie_deinit_2_1_0() local
293 clk_bulk_disable_unprepare(ARRAY_SIZE(res->clks), res->clks); in qcom_pcie_deinit_2_1_0()
294 reset_control_assert(res->pci_reset); in qcom_pcie_deinit_2_1_0()
295 reset_control_assert(res->axi_reset); in qcom_pcie_deinit_2_1_0()
296 reset_control_assert(res->ahb_reset); in qcom_pcie_deinit_2_1_0()
297 reset_control_assert(res->por_reset); in qcom_pcie_deinit_2_1_0()
298 reset_control_assert(res->ext_reset); in qcom_pcie_deinit_2_1_0()
299 reset_control_assert(res->phy_reset); in qcom_pcie_deinit_2_1_0()
303 regulator_bulk_disable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_deinit_2_1_0()
308 struct qcom_pcie_resources_2_1_0 *res = &pcie->res.v2_1_0; in qcom_pcie_init_2_1_0() local
316 reset_control_assert(res->pci_reset); in qcom_pcie_init_2_1_0()
317 reset_control_assert(res->axi_reset); in qcom_pcie_init_2_1_0()
318 reset_control_assert(res->ahb_reset); in qcom_pcie_init_2_1_0()
319 reset_control_assert(res->por_reset); in qcom_pcie_init_2_1_0()
320 reset_control_assert(res->ext_reset); in qcom_pcie_init_2_1_0()
321 reset_control_assert(res->phy_reset); in qcom_pcie_init_2_1_0()
323 ret = regulator_bulk_enable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_init_2_1_0()
329 ret = reset_control_deassert(res->ahb_reset); in qcom_pcie_init_2_1_0()
335 ret = reset_control_deassert(res->ext_reset); in qcom_pcie_init_2_1_0()
341 ret = reset_control_deassert(res->phy_reset); in qcom_pcie_init_2_1_0()
347 ret = reset_control_deassert(res->pci_reset); in qcom_pcie_init_2_1_0()
353 ret = reset_control_deassert(res->por_reset); in qcom_pcie_init_2_1_0()
359 ret = reset_control_deassert(res->axi_reset); in qcom_pcie_init_2_1_0()
370 ret = clk_bulk_prepare_enable(ARRAY_SIZE(res->clks), res->clks); in qcom_pcie_init_2_1_0()
414 reset_control_assert(res->axi_reset); in qcom_pcie_init_2_1_0()
416 reset_control_assert(res->por_reset); in qcom_pcie_init_2_1_0()
418 reset_control_assert(res->pci_reset); in qcom_pcie_init_2_1_0()
420 reset_control_assert(res->phy_reset); in qcom_pcie_init_2_1_0()
422 reset_control_assert(res->ext_reset); in qcom_pcie_init_2_1_0()
424 reset_control_assert(res->ahb_reset); in qcom_pcie_init_2_1_0()
426 regulator_bulk_disable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_init_2_1_0()
433 struct qcom_pcie_resources_1_0_0 *res = &pcie->res.v1_0_0; in qcom_pcie_get_resources_1_0_0() local
437 res->vdda = devm_regulator_get(dev, "vdda"); in qcom_pcie_get_resources_1_0_0()
438 if (IS_ERR(res->vdda)) in qcom_pcie_get_resources_1_0_0()
439 return PTR_ERR(res->vdda); in qcom_pcie_get_resources_1_0_0()
441 res->iface = devm_clk_get(dev, "iface"); in qcom_pcie_get_resources_1_0_0()
442 if (IS_ERR(res->iface)) in qcom_pcie_get_resources_1_0_0()
443 return PTR_ERR(res->iface); in qcom_pcie_get_resources_1_0_0()
445 res->aux = devm_clk_get(dev, "aux"); in qcom_pcie_get_resources_1_0_0()
446 if (IS_ERR(res->aux)) in qcom_pcie_get_resources_1_0_0()
447 return PTR_ERR(res->aux); in qcom_pcie_get_resources_1_0_0()
449 res->master_bus = devm_clk_get(dev, "master_bus"); in qcom_pcie_get_resources_1_0_0()
450 if (IS_ERR(res->master_bus)) in qcom_pcie_get_resources_1_0_0()
451 return PTR_ERR(res->master_bus); in qcom_pcie_get_resources_1_0_0()
453 res->slave_bus = devm_clk_get(dev, "slave_bus"); in qcom_pcie_get_resources_1_0_0()
454 if (IS_ERR(res->slave_bus)) in qcom_pcie_get_resources_1_0_0()
455 return PTR_ERR(res->slave_bus); in qcom_pcie_get_resources_1_0_0()
457 res->core = devm_reset_control_get_exclusive(dev, "core"); in qcom_pcie_get_resources_1_0_0()
458 return PTR_ERR_OR_ZERO(res->core); in qcom_pcie_get_resources_1_0_0()
463 struct qcom_pcie_resources_1_0_0 *res = &pcie->res.v1_0_0; in qcom_pcie_deinit_1_0_0() local
465 reset_control_assert(res->core); in qcom_pcie_deinit_1_0_0()
466 clk_disable_unprepare(res->slave_bus); in qcom_pcie_deinit_1_0_0()
467 clk_disable_unprepare(res->master_bus); in qcom_pcie_deinit_1_0_0()
468 clk_disable_unprepare(res->iface); in qcom_pcie_deinit_1_0_0()
469 clk_disable_unprepare(res->aux); in qcom_pcie_deinit_1_0_0()
470 regulator_disable(res->vdda); in qcom_pcie_deinit_1_0_0()
475 struct qcom_pcie_resources_1_0_0 *res = &pcie->res.v1_0_0; in qcom_pcie_init_1_0_0() local
480 ret = reset_control_deassert(res->core); in qcom_pcie_init_1_0_0()
486 ret = clk_prepare_enable(res->aux); in qcom_pcie_init_1_0_0()
492 ret = clk_prepare_enable(res->iface); in qcom_pcie_init_1_0_0()
498 ret = clk_prepare_enable(res->master_bus); in qcom_pcie_init_1_0_0()
504 ret = clk_prepare_enable(res->slave_bus); in qcom_pcie_init_1_0_0()
510 ret = regulator_enable(res->vdda); in qcom_pcie_init_1_0_0()
528 clk_disable_unprepare(res->slave_bus); in qcom_pcie_init_1_0_0()
530 clk_disable_unprepare(res->master_bus); in qcom_pcie_init_1_0_0()
532 clk_disable_unprepare(res->iface); in qcom_pcie_init_1_0_0()
534 clk_disable_unprepare(res->aux); in qcom_pcie_init_1_0_0()
536 reset_control_assert(res->core); in qcom_pcie_init_1_0_0()
553 struct qcom_pcie_resources_2_3_2 *res = &pcie->res.v2_3_2; in qcom_pcie_get_resources_2_3_2() local
558 res->supplies[0].supply = "vdda"; in qcom_pcie_get_resources_2_3_2()
559 res->supplies[1].supply = "vddpe-3v3"; in qcom_pcie_get_resources_2_3_2()
560 ret = devm_regulator_bulk_get(dev, ARRAY_SIZE(res->supplies), in qcom_pcie_get_resources_2_3_2()
561 res->supplies); in qcom_pcie_get_resources_2_3_2()
565 res->aux_clk = devm_clk_get(dev, "aux"); in qcom_pcie_get_resources_2_3_2()
566 if (IS_ERR(res->aux_clk)) in qcom_pcie_get_resources_2_3_2()
567 return PTR_ERR(res->aux_clk); in qcom_pcie_get_resources_2_3_2()
569 res->cfg_clk = devm_clk_get(dev, "cfg"); in qcom_pcie_get_resources_2_3_2()
570 if (IS_ERR(res->cfg_clk)) in qcom_pcie_get_resources_2_3_2()
571 return PTR_ERR(res->cfg_clk); in qcom_pcie_get_resources_2_3_2()
573 res->master_clk = devm_clk_get(dev, "bus_master"); in qcom_pcie_get_resources_2_3_2()
574 if (IS_ERR(res->master_clk)) in qcom_pcie_get_resources_2_3_2()
575 return PTR_ERR(res->master_clk); in qcom_pcie_get_resources_2_3_2()
577 res->slave_clk = devm_clk_get(dev, "bus_slave"); in qcom_pcie_get_resources_2_3_2()
578 if (IS_ERR(res->slave_clk)) in qcom_pcie_get_resources_2_3_2()
579 return PTR_ERR(res->slave_clk); in qcom_pcie_get_resources_2_3_2()
581 res->pipe_clk = devm_clk_get(dev, "pipe"); in qcom_pcie_get_resources_2_3_2()
582 return PTR_ERR_OR_ZERO(res->pipe_clk); in qcom_pcie_get_resources_2_3_2()
587 struct qcom_pcie_resources_2_3_2 *res = &pcie->res.v2_3_2; in qcom_pcie_deinit_2_3_2() local
589 clk_disable_unprepare(res->slave_clk); in qcom_pcie_deinit_2_3_2()
590 clk_disable_unprepare(res->master_clk); in qcom_pcie_deinit_2_3_2()
591 clk_disable_unprepare(res->cfg_clk); in qcom_pcie_deinit_2_3_2()
592 clk_disable_unprepare(res->aux_clk); in qcom_pcie_deinit_2_3_2()
594 regulator_bulk_disable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_deinit_2_3_2()
599 struct qcom_pcie_resources_2_3_2 *res = &pcie->res.v2_3_2; in qcom_pcie_post_deinit_2_3_2() local
601 clk_disable_unprepare(res->pipe_clk); in qcom_pcie_post_deinit_2_3_2()
606 struct qcom_pcie_resources_2_3_2 *res = &pcie->res.v2_3_2; in qcom_pcie_init_2_3_2() local
612 ret = regulator_bulk_enable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_init_2_3_2()
618 ret = clk_prepare_enable(res->aux_clk); in qcom_pcie_init_2_3_2()
624 ret = clk_prepare_enable(res->cfg_clk); in qcom_pcie_init_2_3_2()
630 ret = clk_prepare_enable(res->master_clk); in qcom_pcie_init_2_3_2()
636 ret = clk_prepare_enable(res->slave_clk); in qcom_pcie_init_2_3_2()
666 clk_disable_unprepare(res->master_clk); in qcom_pcie_init_2_3_2()
668 clk_disable_unprepare(res->cfg_clk); in qcom_pcie_init_2_3_2()
670 clk_disable_unprepare(res->aux_clk); in qcom_pcie_init_2_3_2()
673 regulator_bulk_disable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_init_2_3_2()
680 struct qcom_pcie_resources_2_3_2 *res = &pcie->res.v2_3_2; in qcom_pcie_post_init_2_3_2() local
685 ret = clk_prepare_enable(res->pipe_clk); in qcom_pcie_post_init_2_3_2()
696 struct qcom_pcie_resources_2_4_0 *res = &pcie->res.v2_4_0; in qcom_pcie_get_resources_2_4_0() local
702 res->clks[0].id = "aux"; in qcom_pcie_get_resources_2_4_0()
703 res->clks[1].id = "master_bus"; in qcom_pcie_get_resources_2_4_0()
704 res->clks[2].id = "slave_bus"; in qcom_pcie_get_resources_2_4_0()
705 res->clks[3].id = "iface"; in qcom_pcie_get_resources_2_4_0()
708 res->num_clks = is_ipq ? 3 : 4; in qcom_pcie_get_resources_2_4_0()
710 ret = devm_clk_bulk_get(dev, res->num_clks, res->clks); in qcom_pcie_get_resources_2_4_0()
714 res->axi_m_reset = devm_reset_control_get_exclusive(dev, "axi_m"); in qcom_pcie_get_resources_2_4_0()
715 if (IS_ERR(res->axi_m_reset)) in qcom_pcie_get_resources_2_4_0()
716 return PTR_ERR(res->axi_m_reset); in qcom_pcie_get_resources_2_4_0()
718 res->axi_s_reset = devm_reset_control_get_exclusive(dev, "axi_s"); in qcom_pcie_get_resources_2_4_0()
719 if (IS_ERR(res->axi_s_reset)) in qcom_pcie_get_resources_2_4_0()
720 return PTR_ERR(res->axi_s_reset); in qcom_pcie_get_resources_2_4_0()
727 res->pipe_reset = devm_reset_control_get_exclusive(dev, "pipe"); in qcom_pcie_get_resources_2_4_0()
728 if (IS_ERR(res->pipe_reset)) in qcom_pcie_get_resources_2_4_0()
729 return PTR_ERR(res->pipe_reset); in qcom_pcie_get_resources_2_4_0()
731 res->axi_m_vmid_reset = devm_reset_control_get_exclusive(dev, in qcom_pcie_get_resources_2_4_0()
733 if (IS_ERR(res->axi_m_vmid_reset)) in qcom_pcie_get_resources_2_4_0()
734 return PTR_ERR(res->axi_m_vmid_reset); in qcom_pcie_get_resources_2_4_0()
736 res->axi_s_xpu_reset = devm_reset_control_get_exclusive(dev, in qcom_pcie_get_resources_2_4_0()
738 if (IS_ERR(res->axi_s_xpu_reset)) in qcom_pcie_get_resources_2_4_0()
739 return PTR_ERR(res->axi_s_xpu_reset); in qcom_pcie_get_resources_2_4_0()
741 res->parf_reset = devm_reset_control_get_exclusive(dev, "parf"); in qcom_pcie_get_resources_2_4_0()
742 if (IS_ERR(res->parf_reset)) in qcom_pcie_get_resources_2_4_0()
743 return PTR_ERR(res->parf_reset); in qcom_pcie_get_resources_2_4_0()
745 res->phy_reset = devm_reset_control_get_exclusive(dev, "phy"); in qcom_pcie_get_resources_2_4_0()
746 if (IS_ERR(res->phy_reset)) in qcom_pcie_get_resources_2_4_0()
747 return PTR_ERR(res->phy_reset); in qcom_pcie_get_resources_2_4_0()
750 res->axi_m_sticky_reset = devm_reset_control_get_exclusive(dev, in qcom_pcie_get_resources_2_4_0()
752 if (IS_ERR(res->axi_m_sticky_reset)) in qcom_pcie_get_resources_2_4_0()
753 return PTR_ERR(res->axi_m_sticky_reset); in qcom_pcie_get_resources_2_4_0()
755 res->pipe_sticky_reset = devm_reset_control_get_exclusive(dev, in qcom_pcie_get_resources_2_4_0()
757 if (IS_ERR(res->pipe_sticky_reset)) in qcom_pcie_get_resources_2_4_0()
758 return PTR_ERR(res->pipe_sticky_reset); in qcom_pcie_get_resources_2_4_0()
760 res->pwr_reset = devm_reset_control_get_exclusive(dev, "pwr"); in qcom_pcie_get_resources_2_4_0()
761 if (IS_ERR(res->pwr_reset)) in qcom_pcie_get_resources_2_4_0()
762 return PTR_ERR(res->pwr_reset); in qcom_pcie_get_resources_2_4_0()
764 res->ahb_reset = devm_reset_control_get_exclusive(dev, "ahb"); in qcom_pcie_get_resources_2_4_0()
765 if (IS_ERR(res->ahb_reset)) in qcom_pcie_get_resources_2_4_0()
766 return PTR_ERR(res->ahb_reset); in qcom_pcie_get_resources_2_4_0()
769 res->phy_ahb_reset = devm_reset_control_get_exclusive(dev, "phy_ahb"); in qcom_pcie_get_resources_2_4_0()
770 if (IS_ERR(res->phy_ahb_reset)) in qcom_pcie_get_resources_2_4_0()
771 return PTR_ERR(res->phy_ahb_reset); in qcom_pcie_get_resources_2_4_0()
779 struct qcom_pcie_resources_2_4_0 *res = &pcie->res.v2_4_0; in qcom_pcie_deinit_2_4_0() local
781 reset_control_assert(res->axi_m_reset); in qcom_pcie_deinit_2_4_0()
782 reset_control_assert(res->axi_s_reset); in qcom_pcie_deinit_2_4_0()
783 reset_control_assert(res->pipe_reset); in qcom_pcie_deinit_2_4_0()
784 reset_control_assert(res->pipe_sticky_reset); in qcom_pcie_deinit_2_4_0()
785 reset_control_assert(res->phy_reset); in qcom_pcie_deinit_2_4_0()
786 reset_control_assert(res->phy_ahb_reset); in qcom_pcie_deinit_2_4_0()
787 reset_control_assert(res->axi_m_sticky_reset); in qcom_pcie_deinit_2_4_0()
788 reset_control_assert(res->pwr_reset); in qcom_pcie_deinit_2_4_0()
789 reset_control_assert(res->ahb_reset); in qcom_pcie_deinit_2_4_0()
790 clk_bulk_disable_unprepare(res->num_clks, res->clks); in qcom_pcie_deinit_2_4_0()
795 struct qcom_pcie_resources_2_4_0 *res = &pcie->res.v2_4_0; in qcom_pcie_init_2_4_0() local
801 ret = reset_control_assert(res->axi_m_reset); in qcom_pcie_init_2_4_0()
807 ret = reset_control_assert(res->axi_s_reset); in qcom_pcie_init_2_4_0()
815 ret = reset_control_assert(res->pipe_reset); in qcom_pcie_init_2_4_0()
821 ret = reset_control_assert(res->pipe_sticky_reset); in qcom_pcie_init_2_4_0()
827 ret = reset_control_assert(res->phy_reset); in qcom_pcie_init_2_4_0()
833 ret = reset_control_assert(res->phy_ahb_reset); in qcom_pcie_init_2_4_0()
841 ret = reset_control_assert(res->axi_m_sticky_reset); in qcom_pcie_init_2_4_0()
847 ret = reset_control_assert(res->pwr_reset); in qcom_pcie_init_2_4_0()
853 ret = reset_control_assert(res->ahb_reset); in qcom_pcie_init_2_4_0()
861 ret = reset_control_deassert(res->phy_ahb_reset); in qcom_pcie_init_2_4_0()
867 ret = reset_control_deassert(res->phy_reset); in qcom_pcie_init_2_4_0()
873 ret = reset_control_deassert(res->pipe_reset); in qcom_pcie_init_2_4_0()
879 ret = reset_control_deassert(res->pipe_sticky_reset); in qcom_pcie_init_2_4_0()
887 ret = reset_control_deassert(res->axi_m_reset); in qcom_pcie_init_2_4_0()
893 ret = reset_control_deassert(res->axi_m_sticky_reset); in qcom_pcie_init_2_4_0()
899 ret = reset_control_deassert(res->axi_s_reset); in qcom_pcie_init_2_4_0()
905 ret = reset_control_deassert(res->pwr_reset); in qcom_pcie_init_2_4_0()
911 ret = reset_control_deassert(res->ahb_reset); in qcom_pcie_init_2_4_0()
919 ret = clk_bulk_prepare_enable(res->num_clks, res->clks); in qcom_pcie_init_2_4_0()
947 reset_control_assert(res->ahb_reset); in qcom_pcie_init_2_4_0()
949 reset_control_assert(res->pwr_reset); in qcom_pcie_init_2_4_0()
951 reset_control_assert(res->axi_s_reset); in qcom_pcie_init_2_4_0()
953 reset_control_assert(res->axi_m_sticky_reset); in qcom_pcie_init_2_4_0()
955 reset_control_assert(res->axi_m_reset); in qcom_pcie_init_2_4_0()
957 reset_control_assert(res->pipe_sticky_reset); in qcom_pcie_init_2_4_0()
959 reset_control_assert(res->pipe_reset); in qcom_pcie_init_2_4_0()
961 reset_control_assert(res->phy_reset); in qcom_pcie_init_2_4_0()
963 reset_control_assert(res->phy_ahb_reset); in qcom_pcie_init_2_4_0()
969 struct qcom_pcie_resources_2_3_3 *res = &pcie->res.v2_3_3; in qcom_pcie_get_resources_2_3_3() local
977 res->iface = devm_clk_get(dev, "iface"); in qcom_pcie_get_resources_2_3_3()
978 if (IS_ERR(res->iface)) in qcom_pcie_get_resources_2_3_3()
979 return PTR_ERR(res->iface); in qcom_pcie_get_resources_2_3_3()
981 res->axi_m_clk = devm_clk_get(dev, "axi_m"); in qcom_pcie_get_resources_2_3_3()
982 if (IS_ERR(res->axi_m_clk)) in qcom_pcie_get_resources_2_3_3()
983 return PTR_ERR(res->axi_m_clk); in qcom_pcie_get_resources_2_3_3()
985 res->axi_s_clk = devm_clk_get(dev, "axi_s"); in qcom_pcie_get_resources_2_3_3()
986 if (IS_ERR(res->axi_s_clk)) in qcom_pcie_get_resources_2_3_3()
987 return PTR_ERR(res->axi_s_clk); in qcom_pcie_get_resources_2_3_3()
989 res->ahb_clk = devm_clk_get(dev, "ahb"); in qcom_pcie_get_resources_2_3_3()
990 if (IS_ERR(res->ahb_clk)) in qcom_pcie_get_resources_2_3_3()
991 return PTR_ERR(res->ahb_clk); in qcom_pcie_get_resources_2_3_3()
993 res->aux_clk = devm_clk_get(dev, "aux"); in qcom_pcie_get_resources_2_3_3()
994 if (IS_ERR(res->aux_clk)) in qcom_pcie_get_resources_2_3_3()
995 return PTR_ERR(res->aux_clk); in qcom_pcie_get_resources_2_3_3()
998 res->rst[i] = devm_reset_control_get(dev, rst_names[i]); in qcom_pcie_get_resources_2_3_3()
999 if (IS_ERR(res->rst[i])) in qcom_pcie_get_resources_2_3_3()
1000 return PTR_ERR(res->rst[i]); in qcom_pcie_get_resources_2_3_3()
1008 struct qcom_pcie_resources_2_3_3 *res = &pcie->res.v2_3_3; in qcom_pcie_deinit_2_3_3() local
1010 clk_disable_unprepare(res->iface); in qcom_pcie_deinit_2_3_3()
1011 clk_disable_unprepare(res->axi_m_clk); in qcom_pcie_deinit_2_3_3()
1012 clk_disable_unprepare(res->axi_s_clk); in qcom_pcie_deinit_2_3_3()
1013 clk_disable_unprepare(res->ahb_clk); in qcom_pcie_deinit_2_3_3()
1014 clk_disable_unprepare(res->aux_clk); in qcom_pcie_deinit_2_3_3()
1019 struct qcom_pcie_resources_2_3_3 *res = &pcie->res.v2_3_3; in qcom_pcie_init_2_3_3() local
1026 for (i = 0; i < ARRAY_SIZE(res->rst); i++) { in qcom_pcie_init_2_3_3()
1027 ret = reset_control_assert(res->rst[i]); in qcom_pcie_init_2_3_3()
1036 for (i = 0; i < ARRAY_SIZE(res->rst); i++) { in qcom_pcie_init_2_3_3()
1037 ret = reset_control_deassert(res->rst[i]); in qcom_pcie_init_2_3_3()
1051 ret = clk_prepare_enable(res->iface); in qcom_pcie_init_2_3_3()
1057 ret = clk_prepare_enable(res->axi_m_clk); in qcom_pcie_init_2_3_3()
1063 ret = clk_prepare_enable(res->axi_s_clk); in qcom_pcie_init_2_3_3()
1069 ret = clk_prepare_enable(res->ahb_clk); in qcom_pcie_init_2_3_3()
1075 ret = clk_prepare_enable(res->aux_clk); in qcom_pcie_init_2_3_3()
1110 clk_disable_unprepare(res->ahb_clk); in qcom_pcie_init_2_3_3()
1112 clk_disable_unprepare(res->axi_s_clk); in qcom_pcie_init_2_3_3()
1114 clk_disable_unprepare(res->axi_m_clk); in qcom_pcie_init_2_3_3()
1116 clk_disable_unprepare(res->iface); in qcom_pcie_init_2_3_3()
1122 for (i = 0; i < ARRAY_SIZE(res->rst); i++) in qcom_pcie_init_2_3_3()
1123 reset_control_assert(res->rst[i]); in qcom_pcie_init_2_3_3()
1130 struct qcom_pcie_resources_2_7_0 *res = &pcie->res.v2_7_0; in qcom_pcie_get_resources_2_7_0() local
1135 res->pci_reset = devm_reset_control_get_exclusive(dev, "pci"); in qcom_pcie_get_resources_2_7_0()
1136 if (IS_ERR(res->pci_reset)) in qcom_pcie_get_resources_2_7_0()
1137 return PTR_ERR(res->pci_reset); in qcom_pcie_get_resources_2_7_0()
1139 res->supplies[0].supply = "vdda"; in qcom_pcie_get_resources_2_7_0()
1140 res->supplies[1].supply = "vddpe-3v3"; in qcom_pcie_get_resources_2_7_0()
1141 ret = devm_regulator_bulk_get(dev, ARRAY_SIZE(res->supplies), in qcom_pcie_get_resources_2_7_0()
1142 res->supplies); in qcom_pcie_get_resources_2_7_0()
1146 res->clks[0].id = "aux"; in qcom_pcie_get_resources_2_7_0()
1147 res->clks[1].id = "cfg"; in qcom_pcie_get_resources_2_7_0()
1148 res->clks[2].id = "bus_master"; in qcom_pcie_get_resources_2_7_0()
1149 res->clks[3].id = "bus_slave"; in qcom_pcie_get_resources_2_7_0()
1150 res->clks[4].id = "slave_q2a"; in qcom_pcie_get_resources_2_7_0()
1151 res->clks[5].id = "tbu"; in qcom_pcie_get_resources_2_7_0()
1153 ret = devm_clk_bulk_get(dev, ARRAY_SIZE(res->clks), res->clks); in qcom_pcie_get_resources_2_7_0()
1157 res->pipe_clk = devm_clk_get(dev, "pipe"); in qcom_pcie_get_resources_2_7_0()
1158 return PTR_ERR_OR_ZERO(res->pipe_clk); in qcom_pcie_get_resources_2_7_0()
1163 struct qcom_pcie_resources_2_7_0 *res = &pcie->res.v2_7_0; in qcom_pcie_init_2_7_0() local
1169 ret = regulator_bulk_enable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_init_2_7_0()
1175 ret = clk_bulk_prepare_enable(ARRAY_SIZE(res->clks), res->clks); in qcom_pcie_init_2_7_0()
1179 ret = reset_control_assert(res->pci_reset); in qcom_pcie_init_2_7_0()
1187 ret = reset_control_deassert(res->pci_reset); in qcom_pcie_init_2_7_0()
1221 clk_bulk_disable_unprepare(ARRAY_SIZE(res->clks), res->clks); in qcom_pcie_init_2_7_0()
1223 regulator_bulk_disable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_init_2_7_0()
1230 struct qcom_pcie_resources_2_7_0 *res = &pcie->res.v2_7_0; in qcom_pcie_deinit_2_7_0() local
1232 clk_bulk_disable_unprepare(ARRAY_SIZE(res->clks), res->clks); in qcom_pcie_deinit_2_7_0()
1233 regulator_bulk_disable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_deinit_2_7_0()
1238 struct qcom_pcie_resources_2_7_0 *res = &pcie->res.v2_7_0; in qcom_pcie_post_init_2_7_0() local
1240 return clk_prepare_enable(res->pipe_clk); in qcom_pcie_post_init_2_7_0()
1245 struct qcom_pcie_resources_2_7_0 *res = &pcie->res.v2_7_0; in qcom_pcie_post_deinit_2_7_0() local
1247 clk_disable_unprepare(res->pipe_clk); in qcom_pcie_post_deinit_2_7_0()
1365 struct resource *res; in qcom_pcie_probe() local
1404 res = platform_get_resource_byname(pdev, IORESOURCE_MEM, "dbi"); in qcom_pcie_probe()
1405 pci->dbi_base = devm_pci_remap_cfg_resource(dev, res); in qcom_pcie_probe()