12 #include <linux/pci-epc.h>
13 #include <linux/pci-epf.h>
15 #include "../../pci.h"
56 static void __dw_pcie_ep_reset_bar(struct dw_pcie *pci, u8 func_no,  in __dw_pcie_ep_reset_bar()  argument
61 	struct dw_pcie_ep *ep = &pci->ep;  in __dw_pcie_ep_reset_bar()
66 	dw_pcie_dbi_ro_wr_en(pci);  in __dw_pcie_ep_reset_bar()
67 	dw_pcie_writel_dbi2(pci, reg, 0x0);  in __dw_pcie_ep_reset_bar()
68 	dw_pcie_writel_dbi(pci, reg, 0x0);  in __dw_pcie_ep_reset_bar()
70 		dw_pcie_writel_dbi2(pci, reg + 4, 0x0);  in __dw_pcie_ep_reset_bar()
71 		dw_pcie_writel_dbi(pci, reg + 4, 0x0);  in __dw_pcie_ep_reset_bar()
73 	dw_pcie_dbi_ro_wr_dis(pci);  in __dw_pcie_ep_reset_bar()
76 void dw_pcie_ep_reset_bar(struct dw_pcie *pci, enum pci_barno bar)  in dw_pcie_ep_reset_bar()  argument
80 	funcs = pci->ep.epc->max_functions;  in dw_pcie_ep_reset_bar()
83 		__dw_pcie_ep_reset_bar(pci, func_no, bar, 0);  in dw_pcie_ep_reset_bar()
89 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in __dw_pcie_ep_find_next_cap()  local
99 	reg = dw_pcie_readw_dbi(pci, func_offset + cap_ptr);  in __dw_pcie_ep_find_next_cap()
114 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_find_capability()  local
121 	reg = dw_pcie_readw_dbi(pci, func_offset + PCI_CAPABILITY_LIST);  in dw_pcie_ep_find_capability()
132 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_write_header()  local
137 	dw_pcie_dbi_ro_wr_en(pci);  in dw_pcie_ep_write_header()
138 	dw_pcie_writew_dbi(pci, func_offset + PCI_VENDOR_ID, hdr->vendorid);  in dw_pcie_ep_write_header()
139 	dw_pcie_writew_dbi(pci, func_offset + PCI_DEVICE_ID, hdr->deviceid);  in dw_pcie_ep_write_header()
140 	dw_pcie_writeb_dbi(pci, func_offset + PCI_REVISION_ID, hdr->revid);  in dw_pcie_ep_write_header()
141 	dw_pcie_writeb_dbi(pci, func_offset + PCI_CLASS_PROG, hdr->progif_code);  in dw_pcie_ep_write_header()
142 	dw_pcie_writew_dbi(pci, func_offset + PCI_CLASS_DEVICE,  in dw_pcie_ep_write_header()
144 	dw_pcie_writeb_dbi(pci, func_offset + PCI_CACHE_LINE_SIZE,  in dw_pcie_ep_write_header()
146 	dw_pcie_writew_dbi(pci, func_offset + PCI_SUBSYSTEM_VENDOR_ID,  in dw_pcie_ep_write_header()
148 	dw_pcie_writew_dbi(pci, func_offset + PCI_SUBSYSTEM_ID, hdr->subsys_id);  in dw_pcie_ep_write_header()
149 	dw_pcie_writeb_dbi(pci, func_offset + PCI_INTERRUPT_PIN,  in dw_pcie_ep_write_header()
151 	dw_pcie_dbi_ro_wr_dis(pci);  in dw_pcie_ep_write_header()
162 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_inbound_atu()  local
166 		dev_err(pci->dev, "No free inbound window\n");  in dw_pcie_ep_inbound_atu()
170 	ret = dw_pcie_prog_inbound_atu(pci, func_no, free_win, bar, cpu_addr,  in dw_pcie_ep_inbound_atu()
173 		dev_err(pci->dev, "Failed to program IB window\n");  in dw_pcie_ep_inbound_atu()
188 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_outbound_atu()  local
192 		dev_err(pci->dev, "No free outbound window\n");  in dw_pcie_ep_outbound_atu()
196 	dw_pcie_prog_ep_outbound_atu(pci, func_no, free_win, PCIE_ATU_TYPE_MEM,  in dw_pcie_ep_outbound_atu()
209 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_clear_bar()  local
213 	__dw_pcie_ep_reset_bar(pci, func_no, bar, epf_bar->flags);  in dw_pcie_ep_clear_bar()
215 	dw_pcie_disable_atu(pci, atu_index, DW_PCIE_REGION_INBOUND);  in dw_pcie_ep_clear_bar()
225 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_set_bar()  local
247 	dw_pcie_dbi_ro_wr_en(pci);  in dw_pcie_ep_set_bar()
249 	dw_pcie_writel_dbi2(pci, reg, lower_32_bits(size - 1));  in dw_pcie_ep_set_bar()
250 	dw_pcie_writel_dbi(pci, reg, flags);  in dw_pcie_ep_set_bar()
253 		dw_pcie_writel_dbi2(pci, reg + 4, upper_32_bits(size - 1));  in dw_pcie_ep_set_bar()
254 		dw_pcie_writel_dbi(pci, reg + 4, 0);  in dw_pcie_ep_set_bar()
258 	dw_pcie_dbi_ro_wr_dis(pci);  in dw_pcie_ep_set_bar()
284 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_unmap_addr()  local
290 	dw_pcie_disable_atu(pci, atu_index, DW_PCIE_REGION_OUTBOUND);  in dw_pcie_ep_unmap_addr()
300 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_map_addr()  local
304 		dev_err(pci->dev, "Failed to enable address\n");  in dw_pcie_ep_map_addr()
314 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_get_msi()  local
326 	val = dw_pcie_readw_dbi(pci, reg);  in dw_pcie_ep_get_msi()
338 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_set_msi()  local
350 	val = dw_pcie_readw_dbi(pci, reg);  in dw_pcie_ep_set_msi()
353 	dw_pcie_dbi_ro_wr_en(pci);  in dw_pcie_ep_set_msi()
354 	dw_pcie_writew_dbi(pci, reg, val);  in dw_pcie_ep_set_msi()
355 	dw_pcie_dbi_ro_wr_dis(pci);  in dw_pcie_ep_set_msi()
363 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_get_msix()  local
375 	val = dw_pcie_readw_dbi(pci, reg);  in dw_pcie_ep_get_msix()
388 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_set_msix()  local
397 	dw_pcie_dbi_ro_wr_en(pci);  in dw_pcie_ep_set_msix()
402 	val = dw_pcie_readw_dbi(pci, reg);  in dw_pcie_ep_set_msix()
405 	dw_pcie_writew_dbi(pci, reg, val);  in dw_pcie_ep_set_msix()
409 	dw_pcie_writel_dbi(pci, reg, val);  in dw_pcie_ep_set_msix()
413 	dw_pcie_writel_dbi(pci, reg, val);  in dw_pcie_ep_set_msix()
415 	dw_pcie_dbi_ro_wr_dis(pci);  in dw_pcie_ep_set_msix()
434 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_stop()  local
436 	if (!pci->ops->stop_link)  in dw_pcie_ep_stop()
439 	pci->ops->stop_link(pci);  in dw_pcie_ep_stop()
445 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_start()  local
447 	if (!pci->ops->start_link)  in dw_pcie_ep_start()
450 	return pci->ops->start_link(pci);  in dw_pcie_ep_start()
482 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_raise_legacy_irq()  local
483 	struct device *dev = pci->dev;  in dw_pcie_ep_raise_legacy_irq()
494 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_raise_msi_irq()  local
511 	/* Raise MSI per the PCI Local Bus Specification Revision 3.0, 6.8.1. */  in dw_pcie_ep_raise_msi_irq()
513 	msg_ctrl = dw_pcie_readw_dbi(pci, reg);  in dw_pcie_ep_raise_msi_irq()
516 	msg_addr_lower = dw_pcie_readl_dbi(pci, reg);  in dw_pcie_ep_raise_msi_irq()
519 		msg_addr_upper = dw_pcie_readl_dbi(pci, reg);  in dw_pcie_ep_raise_msi_irq()
521 		msg_data = dw_pcie_readw_dbi(pci, reg);  in dw_pcie_ep_raise_msi_irq()
525 		msg_data = dw_pcie_readw_dbi(pci, reg);  in dw_pcie_ep_raise_msi_irq()
546 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_raise_msix_irq_doorbell()  local
557 	dw_pcie_writel_dbi(pci, PCIE_MSIX_DOORBELL, msg_data);  in dw_pcie_ep_raise_msix_irq_doorbell()
565 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_raise_msix_irq()  local
584 	tbl_offset = dw_pcie_readl_dbi(pci, reg);  in dw_pcie_ep_raise_msix_irq()
594 		dev_dbg(pci->dev, "MSI-X entry ctrl set\n");  in dw_pcie_ep_raise_msix_irq()
622 static unsigned int dw_pcie_ep_find_ext_capability(struct dw_pcie *pci, int cap)  in dw_pcie_ep_find_ext_capability()  argument
628 		header = dw_pcie_readl_dbi(pci, pos);  in dw_pcie_ep_find_ext_capability()
642 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_init_complete()  local
649 	hdr_type = dw_pcie_readb_dbi(pci, PCI_HEADER_TYPE) &  in dw_pcie_ep_init_complete()
652 		dev_err(pci->dev,  in dw_pcie_ep_init_complete()
658 	offset = dw_pcie_ep_find_ext_capability(pci, PCI_EXT_CAP_ID_REBAR);  in dw_pcie_ep_init_complete()
660 	dw_pcie_dbi_ro_wr_en(pci);  in dw_pcie_ep_init_complete()
663 		reg = dw_pcie_readl_dbi(pci, offset + PCI_REBAR_CTRL);  in dw_pcie_ep_init_complete()
668 			dw_pcie_writel_dbi(pci, offset + PCI_REBAR_CAP, 0x0);  in dw_pcie_ep_init_complete()
671 	dw_pcie_setup(pci);  in dw_pcie_ep_init_complete()
672 	dw_pcie_dbi_ro_wr_dis(pci);  in dw_pcie_ep_init_complete()
684 	struct dw_pcie *pci = to_dw_pcie_from_ep(ep);  in dw_pcie_ep_init()  local
685 	struct device *dev = pci->dev;  in dw_pcie_ep_init()
692 	if (!pci->dbi_base || !pci->dbi_base2) {  in dw_pcie_ep_init()
737 	if (pci->link_gen < 1)  in dw_pcie_ep_init()
738 		pci->link_gen = of_pci_get_max_link_speed(np);  in dw_pcie_ep_init()