1152 	struct radeon_bo *rbo;  in dce4_crtc_do_set_base()  local
1177 	rbo = gem_to_radeon_bo(obj);  in dce4_crtc_do_set_base()
1178 	r = radeon_bo_reserve(rbo, false);  in dce4_crtc_do_set_base()
1183 		fb_location = radeon_bo_gpu_offset(rbo);  in dce4_crtc_do_set_base()
1185 		r = radeon_bo_pin(rbo, RADEON_GEM_DOMAIN_VRAM, &fb_location);  in dce4_crtc_do_set_base()
1187 			radeon_bo_unreserve(rbo);  in dce4_crtc_do_set_base()
1192 	radeon_bo_get_tiling_flags(rbo, &tiling_flags, NULL);  in dce4_crtc_do_set_base()
1193 	radeon_bo_unreserve(rbo);  in dce4_crtc_do_set_base()
1451 		rbo = gem_to_radeon_bo(fb->obj[0]);  in dce4_crtc_do_set_base()
1452 		r = radeon_bo_reserve(rbo, false);  in dce4_crtc_do_set_base()
1455 		radeon_bo_unpin(rbo);  in dce4_crtc_do_set_base()
1456 		radeon_bo_unreserve(rbo);  in dce4_crtc_do_set_base()
1473 	struct radeon_bo *rbo;  in avivo_crtc_do_set_base()  local
1495 	rbo = gem_to_radeon_bo(obj);  in avivo_crtc_do_set_base()
1496 	r = radeon_bo_reserve(rbo, false);  in avivo_crtc_do_set_base()
1504 		fb_location = radeon_bo_gpu_offset(rbo);  in avivo_crtc_do_set_base()
1506 		r = radeon_bo_pin(rbo, RADEON_GEM_DOMAIN_VRAM, &fb_location);  in avivo_crtc_do_set_base()
1508 			radeon_bo_unreserve(rbo);  in avivo_crtc_do_set_base()
1512 	radeon_bo_get_tiling_flags(rbo, &tiling_flags, NULL);  in avivo_crtc_do_set_base()
1513 	radeon_bo_unreserve(rbo);  in avivo_crtc_do_set_base()
1660 		rbo = gem_to_radeon_bo(fb->obj[0]);  in avivo_crtc_do_set_base()
1661 		r = radeon_bo_reserve(rbo, false);  in avivo_crtc_do_set_base()
1664 		radeon_bo_unpin(rbo);  in avivo_crtc_do_set_base()
1665 		radeon_bo_unreserve(rbo);  in avivo_crtc_do_set_base()
2167 		struct radeon_bo *rbo;  in atombios_crtc_disable()  local
2169 		rbo = gem_to_radeon_bo(crtc->primary->fb->obj[0]);  in atombios_crtc_disable()
2170 		r = radeon_bo_reserve(rbo, false);  in atombios_crtc_disable()
2174 			radeon_bo_unpin(rbo);  in atombios_crtc_disable()
2175 			radeon_bo_unreserve(rbo);  in atombios_crtc_disable()