Lines Matching refs:TEGRA186_GPIO_ENABLE_CONFIG

26 #define TEGRA186_GPIO_ENABLE_CONFIG 0x00  macro
134 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_get_direction()
156 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_direction_input()
159 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_direction_input()
183 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_direction_output()
186 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_direction_output()
201 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_get()
259 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_set_config()
261 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_gpio_set_config()
366 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_irq_mask()
368 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_irq_mask()
382 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_irq_unmask()
384 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_irq_unmask()
398 	value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_irq_set_type()
432 	writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);  in tegra186_irq_set_type()