Lines Matching refs:clkr
222 .clkr.hw.init = &(struct clk_init_data){
249 .clkr.hw.init = &(struct clk_init_data){
275 .clkr.hw.init = &(struct clk_init_data){
291 .clkr.hw.init = &(struct clk_init_data){
306 .clkr.hw.init = &(struct clk_init_data){
318 .clkr.hw.init = &(struct clk_init_data){
343 .clkr.hw.init = &(struct clk_init_data){
367 .clkr.hw.init = &(struct clk_init_data){
386 .clkr.hw.init = &(struct clk_init_data){
399 .clkr.hw.init = &(struct clk_init_data){
412 .clkr.hw.init = &(struct clk_init_data){
425 .clkr.hw.init = &(struct clk_init_data){
455 .clkr.hw.init = &(struct clk_init_data){
468 .clkr.hw.init = &(struct clk_init_data){
496 .clkr.hw.init = &(struct clk_init_data){
508 .clkr.hw.init = &(struct clk_init_data){
531 .clkr.hw.init = &(struct clk_init_data){
544 .clkr.hw.init = &(struct clk_init_data){
557 .clkr.hw.init = &(struct clk_init_data){
570 .clkr.hw.init = &(struct clk_init_data){
584 .clkr.hw.init = &(struct clk_init_data){
609 .clkr.hw.init = &(struct clk_init_data){
628 .clkr.hw.init = &(struct clk_init_data){
647 .clkr.hw.init = &(struct clk_init_data){
671 .clkr.hw.init = &(struct clk_init_data){
685 .clkr.hw.init = &(struct clk_init_data){
713 .clkr.hw.init = &(struct clk_init_data){
727 .clkr.hw.init = &(struct clk_init_data){
741 .clkr.hw.init = &(struct clk_init_data){
755 .clkr.hw.init = &(struct clk_init_data){
774 .clkr.hw.init = &(struct clk_init_data){
787 .clkr.hw.init = &(struct clk_init_data){
800 .clkr.hw.init = &(struct clk_init_data){
823 .clkr.hw.init = &(struct clk_init_data){
835 .clkr.hw.init = &(struct clk_init_data){
848 .clkr.hw.init = &(struct clk_init_data){
867 .clkr.hw.init = &(struct clk_init_data){
886 .clkr.hw.init = &(struct clk_init_data){
906 .clkr.hw.init = &(struct clk_init_data){
924 .clkr.hw.init = &(struct clk_init_data){
937 .clkr.hw.init = &(struct clk_init_data){
955 .clkr.hw.init = &(struct clk_init_data){
974 .clkr.hw.init = &(struct clk_init_data){
992 .clkr.hw.init = &(struct clk_init_data){
1010 .clkr.hw.init = &(struct clk_init_data){
1028 .clkr.hw.init = &(struct clk_init_data){
1051 .clkr.hw.init = &(struct clk_init_data){
1073 .clkr.hw.init = &(struct clk_init_data){
1092 .clkr.hw.init = &(struct clk_init_data){
1102 .clkr = {
1117 .clkr = {
1134 .clkr = {
1151 .clkr = {
1168 .clkr = {
1185 .clkr = {
1202 .clkr = {
1219 .clkr = {
1236 .clkr = {
1253 .clkr = {
1269 .clkr = {
1286 .clkr = {
1302 .clkr = {
1319 .clkr = {
1336 .clkr = {
1353 .clkr = {
1370 .clkr = {
1387 .clkr = {
1404 .clkr = {
1421 .clkr = {
1438 .clkr = {
1455 .clkr = {
1471 .clkr = {
1488 .clkr = {
1505 .clkr = {
1522 .clkr = {
1539 .clkr = {
1555 .clkr = {
1572 .clkr = {
1589 .clkr = {
1606 .clkr = {
1623 .clkr = {
1640 .clkr = {
1657 .clkr = {
1674 .clkr = {
1691 .clkr = {
1708 .clkr = {
1725 .clkr = {
1742 .clkr = {
1759 .clkr = {
1775 .clkr = {
1791 .clkr = {
1808 .clkr = {
1825 .clkr = {
1842 .clkr = {
1859 .clkr = {
1875 .clkr = {
1892 .clkr = {
1909 .clkr = {
1926 .clkr = {
1943 .clkr = {
1960 .clkr = {
1977 .clkr = {
1994 .clkr = {
2011 .clkr = {
2028 .clkr = {
2045 .clkr = {
2062 .clkr = {
2079 .clkr = {
2096 .clkr = {
2113 .clkr = {
2130 .clkr = {
2147 .clkr = {
2164 .clkr = {
2181 .clkr = {
2198 .clkr = {
2215 .clkr = {
2232 .clkr = {
2249 .clkr = {
2266 .clkr = {
2283 .clkr = {
2300 .clkr = {
2317 .clkr = {
2334 .clkr = {
2351 .clkr = {
2368 .clkr = {
2385 .clkr = {
2402 .clkr = {
2419 .clkr = {
2436 .clkr = {
2453 .clkr = {
2470 .clkr = {
2487 .clkr = {
2504 .clkr = {
2521 .clkr = {
2538 .clkr = {
2555 .clkr = {
2572 .clkr = {
2589 .clkr = {
2606 .clkr = {
2624 .clkr = {
2641 .clkr = {
2658 .clkr = {
2675 .clkr = {
2692 .clkr = {
2709 .clkr = {
2726 .clkr = {
2743 .clkr = {
2760 .clkr = {
2777 .clkr = {
2794 .clkr = {
2811 .clkr = {
2828 .clkr = {
2845 .clkr = {
2862 .clkr = {
2879 .clkr = {
2896 .clkr = {
2913 .clkr = {
2930 .clkr = {
2947 .clkr = {
2964 .clkr = {
2979 .clkr = {
2996 .clkr = {
3013 .clkr = {
3128 [MMSS_AHB_CLK_SRC] = &mmss_ahb_clk_src.clkr,
3129 [MMSS_AXI_CLK_SRC] = &mmss_axi_clk_src.clkr,
3130 [MMPLL0] = &mmpll0.clkr,
3132 [MMPLL1] = &mmpll1.clkr,
3134 [MMPLL2] = &mmpll2.clkr,
3135 [MMPLL3] = &mmpll3.clkr,
3136 [MMPLL4] = &mmpll4.clkr,
3137 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
3138 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
3139 [CSI2_CLK_SRC] = &csi2_clk_src.clkr,
3140 [CSI3_CLK_SRC] = &csi3_clk_src.clkr,
3141 [VCODEC0_CLK_SRC] = &vcodec0_clk_src.clkr,
3142 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
3143 [VFE1_CLK_SRC] = &vfe1_clk_src.clkr,
3144 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
3145 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
3146 [PCLK1_CLK_SRC] = &pclk1_clk_src.clkr,
3147 [OCMEMNOC_CLK_SRC] = &ocmemnoc_clk_src.clkr,
3148 [GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,
3149 [JPEG0_CLK_SRC] = &jpeg0_clk_src.clkr,
3150 [JPEG1_CLK_SRC] = &jpeg1_clk_src.clkr,
3151 [JPEG2_CLK_SRC] = &jpeg2_clk_src.clkr,
3152 [EDPPIXEL_CLK_SRC] = &edppixel_clk_src.clkr,
3153 [EXTPCLK_CLK_SRC] = &extpclk_clk_src.clkr,
3154 [VP_CLK_SRC] = &vp_clk_src.clkr,
3155 [CCI_CLK_SRC] = &cci_clk_src.clkr,
3156 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
3157 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
3158 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
3159 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
3160 [MCLK2_CLK_SRC] = &mclk2_clk_src.clkr,
3161 [MCLK3_CLK_SRC] = &mclk3_clk_src.clkr,
3162 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
3163 [CSI1PHYTIMER_CLK_SRC] = &csi1phytimer_clk_src.clkr,
3164 [CSI2PHYTIMER_CLK_SRC] = &csi2phytimer_clk_src.clkr,
3165 [CPP_CLK_SRC] = &cpp_clk_src.clkr,
3166 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
3167 [BYTE1_CLK_SRC] = &byte1_clk_src.clkr,
3168 [EDPAUX_CLK_SRC] = &edpaux_clk_src.clkr,
3169 [EDPLINK_CLK_SRC] = &edplink_clk_src.clkr,
3170 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
3171 [ESC1_CLK_SRC] = &esc1_clk_src.clkr,
3172 [HDMI_CLK_SRC] = &hdmi_clk_src.clkr,
3173 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
3174 [MMSS_RBCPR_CLK_SRC] = &rbcpr_clk_src.clkr,
3175 [RBBMTIMER_CLK_SRC] = &rbbmtimer_clk_src.clkr,
3176 [MAPLE_CLK_SRC] = &maple_clk_src.clkr,
3177 [VDP_CLK_SRC] = &vdp_clk_src.clkr,
3178 [VPU_BUS_CLK_SRC] = &vpu_bus_clk_src.clkr,
3179 [MMSS_CXO_CLK] = &mmss_cxo_clk.clkr,
3180 [MMSS_SLEEPCLK_CLK] = &mmss_sleepclk_clk.clkr,
3181 [AVSYNC_AHB_CLK] = &avsync_ahb_clk.clkr,
3182 [AVSYNC_EDPPIXEL_CLK] = &avsync_edppixel_clk.clkr,
3183 [AVSYNC_EXTPCLK_CLK] = &avsync_extpclk_clk.clkr,
3184 [AVSYNC_PCLK0_CLK] = &avsync_pclk0_clk.clkr,
3185 [AVSYNC_PCLK1_CLK] = &avsync_pclk1_clk.clkr,
3186 [AVSYNC_VP_CLK] = &avsync_vp_clk.clkr,
3187 [CAMSS_AHB_CLK] = &camss_ahb_clk.clkr,
3188 [CAMSS_CCI_CCI_AHB_CLK] = &camss_cci_cci_ahb_clk.clkr,
3189 [CAMSS_CCI_CCI_CLK] = &camss_cci_cci_clk.clkr,
3190 [CAMSS_CSI0_AHB_CLK] = &camss_csi0_ahb_clk.clkr,
3191 [CAMSS_CSI0_CLK] = &camss_csi0_clk.clkr,
3192 [CAMSS_CSI0PHY_CLK] = &camss_csi0phy_clk.clkr,
3193 [CAMSS_CSI0PIX_CLK] = &camss_csi0pix_clk.clkr,
3194 [CAMSS_CSI0RDI_CLK] = &camss_csi0rdi_clk.clkr,
3195 [CAMSS_CSI1_AHB_CLK] = &camss_csi1_ahb_clk.clkr,
3196 [CAMSS_CSI1_CLK] = &camss_csi1_clk.clkr,
3197 [CAMSS_CSI1PHY_CLK] = &camss_csi1phy_clk.clkr,
3198 [CAMSS_CSI1PIX_CLK] = &camss_csi1pix_clk.clkr,
3199 [CAMSS_CSI1RDI_CLK] = &camss_csi1rdi_clk.clkr,
3200 [CAMSS_CSI2_AHB_CLK] = &camss_csi2_ahb_clk.clkr,
3201 [CAMSS_CSI2_CLK] = &camss_csi2_clk.clkr,
3202 [CAMSS_CSI2PHY_CLK] = &camss_csi2phy_clk.clkr,
3203 [CAMSS_CSI2PIX_CLK] = &camss_csi2pix_clk.clkr,
3204 [CAMSS_CSI2RDI_CLK] = &camss_csi2rdi_clk.clkr,
3205 [CAMSS_CSI3_AHB_CLK] = &camss_csi3_ahb_clk.clkr,
3206 [CAMSS_CSI3_CLK] = &camss_csi3_clk.clkr,
3207 [CAMSS_CSI3PHY_CLK] = &camss_csi3phy_clk.clkr,
3208 [CAMSS_CSI3PIX_CLK] = &camss_csi3pix_clk.clkr,
3209 [CAMSS_CSI3RDI_CLK] = &camss_csi3rdi_clk.clkr,
3210 [CAMSS_CSI_VFE0_CLK] = &camss_csi_vfe0_clk.clkr,
3211 [CAMSS_CSI_VFE1_CLK] = &camss_csi_vfe1_clk.clkr,
3212 [CAMSS_GP0_CLK] = &camss_gp0_clk.clkr,
3213 [CAMSS_GP1_CLK] = &camss_gp1_clk.clkr,
3214 [CAMSS_ISPIF_AHB_CLK] = &camss_ispif_ahb_clk.clkr,
3215 [CAMSS_JPEG_JPEG0_CLK] = &camss_jpeg_jpeg0_clk.clkr,
3216 [CAMSS_JPEG_JPEG1_CLK] = &camss_jpeg_jpeg1_clk.clkr,
3217 [CAMSS_JPEG_JPEG2_CLK] = &camss_jpeg_jpeg2_clk.clkr,
3218 [CAMSS_JPEG_JPEG_AHB_CLK] = &camss_jpeg_jpeg_ahb_clk.clkr,
3219 [CAMSS_JPEG_JPEG_AXI_CLK] = &camss_jpeg_jpeg_axi_clk.clkr,
3220 [CAMSS_MCLK0_CLK] = &camss_mclk0_clk.clkr,
3221 [CAMSS_MCLK1_CLK] = &camss_mclk1_clk.clkr,
3222 [CAMSS_MCLK2_CLK] = &camss_mclk2_clk.clkr,
3223 [CAMSS_MCLK3_CLK] = &camss_mclk3_clk.clkr,
3224 [CAMSS_MICRO_AHB_CLK] = &camss_micro_ahb_clk.clkr,
3225 [CAMSS_PHY0_CSI0PHYTIMER_CLK] = &camss_phy0_csi0phytimer_clk.clkr,
3226 [CAMSS_PHY1_CSI1PHYTIMER_CLK] = &camss_phy1_csi1phytimer_clk.clkr,
3227 [CAMSS_PHY2_CSI2PHYTIMER_CLK] = &camss_phy2_csi2phytimer_clk.clkr,
3228 [CAMSS_TOP_AHB_CLK] = &camss_top_ahb_clk.clkr,
3229 [CAMSS_VFE_CPP_AHB_CLK] = &camss_vfe_cpp_ahb_clk.clkr,
3230 [CAMSS_VFE_CPP_CLK] = &camss_vfe_cpp_clk.clkr,
3231 [CAMSS_VFE_VFE0_CLK] = &camss_vfe_vfe0_clk.clkr,
3232 [CAMSS_VFE_VFE1_CLK] = &camss_vfe_vfe1_clk.clkr,
3233 [CAMSS_VFE_VFE_AHB_CLK] = &camss_vfe_vfe_ahb_clk.clkr,
3234 [CAMSS_VFE_VFE_AXI_CLK] = &camss_vfe_vfe_axi_clk.clkr,
3235 [MDSS_AHB_CLK] = &mdss_ahb_clk.clkr,
3236 [MDSS_AXI_CLK] = &mdss_axi_clk.clkr,
3237 [MDSS_BYTE0_CLK] = &mdss_byte0_clk.clkr,
3238 [MDSS_BYTE1_CLK] = &mdss_byte1_clk.clkr,
3239 [MDSS_EDPAUX_CLK] = &mdss_edpaux_clk.clkr,
3240 [MDSS_EDPLINK_CLK] = &mdss_edplink_clk.clkr,
3241 [MDSS_EDPPIXEL_CLK] = &mdss_edppixel_clk.clkr,
3242 [MDSS_ESC0_CLK] = &mdss_esc0_clk.clkr,
3243 [MDSS_ESC1_CLK] = &mdss_esc1_clk.clkr,
3244 [MDSS_EXTPCLK_CLK] = &mdss_extpclk_clk.clkr,
3245 [MDSS_HDMI_AHB_CLK] = &mdss_hdmi_ahb_clk.clkr,
3246 [MDSS_HDMI_CLK] = &mdss_hdmi_clk.clkr,
3247 [MDSS_MDP_CLK] = &mdss_mdp_clk.clkr,
3248 [MDSS_MDP_LUT_CLK] = &mdss_mdp_lut_clk.clkr,
3249 [MDSS_PCLK0_CLK] = &mdss_pclk0_clk.clkr,
3250 [MDSS_PCLK1_CLK] = &mdss_pclk1_clk.clkr,
3251 [MDSS_VSYNC_CLK] = &mdss_vsync_clk.clkr,
3252 [MMSS_RBCPR_AHB_CLK] = &mmss_rbcpr_ahb_clk.clkr,
3253 [MMSS_RBCPR_CLK] = &mmss_rbcpr_clk.clkr,
3254 [MMSS_SPDM_AHB_CLK] = &mmss_spdm_ahb_clk.clkr,
3255 [MMSS_SPDM_AXI_CLK] = &mmss_spdm_axi_clk.clkr,
3256 [MMSS_SPDM_CSI0_CLK] = &mmss_spdm_csi0_clk.clkr,
3257 [MMSS_SPDM_GFX3D_CLK] = &mmss_spdm_gfx3d_clk.clkr,
3258 [MMSS_SPDM_JPEG0_CLK] = &mmss_spdm_jpeg0_clk.clkr,
3259 [MMSS_SPDM_JPEG1_CLK] = &mmss_spdm_jpeg1_clk.clkr,
3260 [MMSS_SPDM_JPEG2_CLK] = &mmss_spdm_jpeg2_clk.clkr,
3261 [MMSS_SPDM_MDP_CLK] = &mmss_spdm_mdp_clk.clkr,
3262 [MMSS_SPDM_PCLK0_CLK] = &mmss_spdm_pclk0_clk.clkr,
3263 [MMSS_SPDM_PCLK1_CLK] = &mmss_spdm_pclk1_clk.clkr,
3264 [MMSS_SPDM_VCODEC0_CLK] = &mmss_spdm_vcodec0_clk.clkr,
3265 [MMSS_SPDM_VFE0_CLK] = &mmss_spdm_vfe0_clk.clkr,
3266 [MMSS_SPDM_VFE1_CLK] = &mmss_spdm_vfe1_clk.clkr,
3267 [MMSS_SPDM_RM_AXI_CLK] = &mmss_spdm_rm_axi_clk.clkr,
3268 [MMSS_SPDM_RM_OCMEMNOC_CLK] = &mmss_spdm_rm_ocmemnoc_clk.clkr,
3269 [MMSS_MISC_AHB_CLK] = &mmss_misc_ahb_clk.clkr,
3270 [MMSS_MMSSNOC_AHB_CLK] = &mmss_mmssnoc_ahb_clk.clkr,
3271 [MMSS_MMSSNOC_BTO_AHB_CLK] = &mmss_mmssnoc_bto_ahb_clk.clkr,
3272 [MMSS_MMSSNOC_AXI_CLK] = &mmss_mmssnoc_axi_clk.clkr,
3273 [MMSS_S0_AXI_CLK] = &mmss_s0_axi_clk.clkr,
3274 [OCMEMCX_AHB_CLK] = &ocmemcx_ahb_clk.clkr,
3275 [OCMEMCX_OCMEMNOC_CLK] = &ocmemcx_ocmemnoc_clk.clkr,
3276 [OXILI_OCMEMGX_CLK] = &oxili_ocmemgx_clk.clkr,
3277 [OXILI_GFX3D_CLK] = &oxili_gfx3d_clk.clkr,
3278 [OXILI_RBBMTIMER_CLK] = &oxili_rbbmtimer_clk.clkr,
3279 [OXILICX_AHB_CLK] = &oxilicx_ahb_clk.clkr,
3280 [VENUS0_AHB_CLK] = &venus0_ahb_clk.clkr,
3281 [VENUS0_AXI_CLK] = &venus0_axi_clk.clkr,
3282 [VENUS0_CORE0_VCODEC_CLK] = &venus0_core0_vcodec_clk.clkr,
3283 [VENUS0_CORE1_VCODEC_CLK] = &venus0_core1_vcodec_clk.clkr,
3284 [VENUS0_OCMEMNOC_CLK] = &venus0_ocmemnoc_clk.clkr,
3285 [VENUS0_VCODEC0_CLK] = &venus0_vcodec0_clk.clkr,
3286 [VPU_AHB_CLK] = &vpu_ahb_clk.clkr,
3287 [VPU_AXI_CLK] = &vpu_axi_clk.clkr,
3288 [VPU_BUS_CLK] = &vpu_bus_clk.clkr,
3289 [VPU_CXO_CLK] = &vpu_cxo_clk.clkr,
3290 [VPU_MAPLE_CLK] = &vpu_maple_clk.clkr,
3291 [VPU_SLEEP_CLK] = &vpu_sleep_clk.clkr,
3292 [VPU_VDP_CLK] = &vpu_vdp_clk.clkr,