clk/qcom/gcc-sdm845.c

156 	.clkr = {
171 	.clkr = {
198 	.clkr.hw.init = &(struct clk_init_data){
217 	.clkr.hw.init = &(struct clk_init_data){
236 	.clkr.hw.init = &(struct clk_init_data){
259 	.clkr.hw.init = &(struct clk_init_data){
273 	.clkr.hw.init = &(struct clk_init_data){
287 	.clkr.hw.init = &(struct clk_init_data){
307 	.clkr.hw.init = &(struct clk_init_data){
321 	.clkr.hw.init = &(struct clk_init_data){
341 	.clkr.hw.init = &(struct clk_init_data){
363 	.clkr.hw.init = &(struct clk_init_data){
384 	.clkr.hw.init = &(struct clk_init_data){
424 	.clkr.hw.init = &gcc_qupv3_wrap0_s0_clk_src_init,
440 	.clkr.hw.init = &gcc_qupv3_wrap0_s1_clk_src_init,
456 	.clkr.hw.init = &gcc_qupv3_wrap0_s2_clk_src_init,
472 	.clkr.hw.init = &gcc_qupv3_wrap0_s3_clk_src_init,
488 	.clkr.hw.init = &gcc_qupv3_wrap0_s4_clk_src_init,
504 	.clkr.hw.init = &gcc_qupv3_wrap0_s5_clk_src_init,
520 	.clkr.hw.init = &gcc_qupv3_wrap0_s6_clk_src_init,
536 	.clkr.hw.init = &gcc_qupv3_wrap0_s7_clk_src_init,
552 	.clkr.hw.init = &gcc_qupv3_wrap1_s0_clk_src_init,
568 	.clkr.hw.init = &gcc_qupv3_wrap1_s1_clk_src_init,
584 	.clkr.hw.init = &gcc_qupv3_wrap1_s2_clk_src_init,
600 	.clkr.hw.init = &gcc_qupv3_wrap1_s3_clk_src_init,
616 	.clkr.hw.init = &gcc_qupv3_wrap1_s4_clk_src_init,
632 	.clkr.hw.init = &gcc_qupv3_wrap1_s5_clk_src_init,
648 	.clkr.hw.init = &gcc_qupv3_wrap1_s6_clk_src_init,
664 	.clkr.hw.init = &gcc_qupv3_wrap1_s7_clk_src_init,
684 	.clkr.hw.init = &(struct clk_init_data){
708 	.clkr.hw.init = &(struct clk_init_data){
727 	.clkr.hw.init = &(struct clk_init_data){
750 	.clkr.hw.init = &(struct clk_init_data){
772 	.clkr.hw.init = &(struct clk_init_data){
786 	.clkr.hw.init = &(struct clk_init_data){
807 	.clkr.hw.init = &(struct clk_init_data){
830 	.clkr.hw.init = &(struct clk_init_data){
844 	.clkr.hw.init = &(struct clk_init_data){
858 	.clkr.hw.init = &(struct clk_init_data){
872 	.clkr.hw.init = &(struct clk_init_data){
895 	.clkr.hw.init = &(struct clk_init_data){
917 	.clkr.hw.init = &(struct clk_init_data){
931 	.clkr.hw.init = &(struct clk_init_data){
945 	.clkr.hw.init = &(struct clk_init_data){
959 	.clkr.hw.init = &(struct clk_init_data){
973 	.clkr.hw.init = &(struct clk_init_data){
987 	.clkr.hw.init = &(struct clk_init_data){
1008 	.clkr.hw.init = &(struct clk_init_data){
1019 	.clkr = {
1034 	.clkr = {
1054 	.clkr = {
1072 	.clkr = {
1090 	.clkr = {
1108 	.clkr = {
1128 	.clkr = {
1143 	.clkr = {
1157 	.clkr = {
1170 	.clkr = {
1186 	.clkr = {
1199 	.clkr = {
1212 	.clkr = {
1225 	.clkr = {
1243 	.clkr = {
1261 	.clkr = {
1279 	.clkr = {
1297 	.clkr = {
1312 	.clkr = {
1326 	.clkr = {
1338 	.clkr = {
1354 	.clkr = {
1371 	.clkr = {
1385 	.clkr = {
1403 	.clkr = {
1421 	.clkr = {
1441 	.clkr = {
1454 	.clkr = {
1470 	.clkr = {
1487 	.clkr = {
1500 	.clkr = {
1513 	.clkr = {
1526 	.clkr = {
1544 	.clkr = {
1559 	.clkr = {
1571 	.clkr = {
1586 	.clkr = {
1599 	.clkr = {
1612 	.clkr = {
1625 	.clkr = {
1643 	.clkr = {
1663 	.clkr = {
1676 	.clkr = {
1689 	.clkr = {
1701 	.clkr = {
1719 	.clkr = {
1732 	.clkr = {
1745 	.clkr = {
1765 	.clkr = {
1778 	.clkr = {
1791 	.clkr = {
1803 	.clkr = {
1820 	.clkr = {
1833 	.clkr = {
1846 	.clkr = {
1864 	.clkr = {
1882 	.clkr = {
1902 	.clkr = {
1915 	.clkr = {
1930 	.clkr = {
1945 	.clkr = {
1960 	.clkr = {
1975 	.clkr = {
1988 	.clkr = {
2001 	.clkr = {
2019 	.clkr = {
2037 	.clkr = {
2055 	.clkr = {
2073 	.clkr = {
2091 	.clkr = {
2109 	.clkr = {
2127 	.clkr = {
2145 	.clkr = {
2163 	.clkr = {
2181 	.clkr = {
2199 	.clkr = {
2217 	.clkr = {
2235 	.clkr = {
2253 	.clkr = {
2271 	.clkr = {
2289 	.clkr = {
2307 	.clkr = {
2322 	.clkr = {
2335 	.clkr = {
2350 	.clkr = {
2363 	.clkr = {
2376 	.clkr = {
2394 	.clkr = {
2407 	.clkr = {
2425 	.clkr = {
2443 	.clkr = {
2456 	.clkr = {
2469 	.clkr = {
2489 	.clkr = {
2504 	.clkr = {
2522 	.clkr = {
2537 	.clkr = {
2557 	.clkr = {
2574 	.clkr = {
2586 	.clkr = {
2598 	.clkr = {
2613 	.clkr = {
2631 	.clkr = {
2646 	.clkr = {
2661 	.clkr = {
2681 	.clkr = {
2701 	.clkr = {
2718 	.clkr = {
2730 	.clkr = {
2742 	.clkr = {
2757 	.clkr = {
2775 	.clkr = {
2793 	.clkr = {
2811 	.clkr = {
2824 	.clkr = {
2842 	.clkr = {
2860 	.clkr = {
2873 	.clkr = {
2886 	.clkr = {
2904 	.clkr = {
2921 	.clkr = {
2934 	.clkr = {
2947 	.clkr = {
2965 	.clkr = {
2982 	.clkr = {
2997 	.clkr = {
3010 	.clkr = {
3028 	.clkr = {
3046 	.clkr = {
3066 	.clkr = {
3080 	.clkr = {
3093 	.clkr = {
3109 	.clkr = {
3122 	.clkr = {
3140 	.clkr = {
3156 	.clkr = {
3172 	.clkr = {
3186 	.clkr = {
3316 	[GCC_AGGRE_NOC_PCIE_TBU_CLK] = &gcc_aggre_noc_pcie_tbu_clk.clkr,
3317 	[GCC_AGGRE_UFS_CARD_AXI_CLK] = &gcc_aggre_ufs_card_axi_clk.clkr,
3318 	[GCC_AGGRE_UFS_PHY_AXI_CLK] = &gcc_aggre_ufs_phy_axi_clk.clkr,
3319 	[GCC_AGGRE_USB3_PRIM_AXI_CLK] = &gcc_aggre_usb3_prim_axi_clk.clkr,
3320 	[GCC_AGGRE_USB3_SEC_AXI_CLK] = &gcc_aggre_usb3_sec_axi_clk.clkr,
3321 	[GCC_APC_VS_CLK] = &gcc_apc_vs_clk.clkr,
3322 	[GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3323 	[GCC_CAMERA_AHB_CLK] = &gcc_camera_ahb_clk.clkr,
3324 	[GCC_CAMERA_AXI_CLK] = &gcc_camera_axi_clk.clkr,
3325 	[GCC_CAMERA_XO_CLK] = &gcc_camera_xo_clk.clkr,
3326 	[GCC_CE1_AHB_CLK] = &gcc_ce1_ahb_clk.clkr,
3327 	[GCC_CE1_AXI_CLK] = &gcc_ce1_axi_clk.clkr,
3328 	[GCC_CE1_CLK] = &gcc_ce1_clk.clkr,
3329 	[GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
3330 	[GCC_CFG_NOC_USB3_SEC_AXI_CLK] = &gcc_cfg_noc_usb3_sec_axi_clk.clkr,
3331 	[GCC_CPUSS_AHB_CLK] = &gcc_cpuss_ahb_clk.clkr,
3332 	[GCC_CPUSS_AHB_CLK_SRC] = &gcc_cpuss_ahb_clk_src.clkr,
3333 	[GCC_CPUSS_RBCPR_CLK] = &gcc_cpuss_rbcpr_clk.clkr,
3334 	[GCC_CPUSS_RBCPR_CLK_SRC] = &gcc_cpuss_rbcpr_clk_src.clkr,
3335 	[GCC_DDRSS_GPU_AXI_CLK] = &gcc_ddrss_gpu_axi_clk.clkr,
3336 	[GCC_DISP_AHB_CLK] = &gcc_disp_ahb_clk.clkr,
3337 	[GCC_DISP_AXI_CLK] = &gcc_disp_axi_clk.clkr,
3338 	[GCC_DISP_GPLL0_CLK_SRC] = &gcc_disp_gpll0_clk_src.clkr,
3339 	[GCC_DISP_GPLL0_DIV_CLK_SRC] = &gcc_disp_gpll0_div_clk_src.clkr,
3340 	[GCC_DISP_XO_CLK] = &gcc_disp_xo_clk.clkr,
3341 	[GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3342 	[GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
3343 	[GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3344 	[GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
3345 	[GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3346 	[GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
3347 	[GCC_GPU_CFG_AHB_CLK] = &gcc_gpu_cfg_ahb_clk.clkr,
3348 	[GCC_GPU_GPLL0_CLK_SRC] = &gcc_gpu_gpll0_clk_src.clkr,
3349 	[GCC_GPU_GPLL0_DIV_CLK_SRC] = &gcc_gpu_gpll0_div_clk_src.clkr,
3350 	[GCC_GPU_IREF_CLK] = &gcc_gpu_iref_clk.clkr,
3351 	[GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
3352 	[GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
3353 	[GCC_GPU_VS_CLK] = &gcc_gpu_vs_clk.clkr,
3354 	[GCC_MSS_AXIS2_CLK] = &gcc_mss_axis2_clk.clkr,
3355 	[GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
3356 	[GCC_MSS_GPLL0_DIV_CLK_SRC] = &gcc_mss_gpll0_div_clk_src.clkr,
3357 	[GCC_MSS_MFAB_AXIS_CLK] = &gcc_mss_mfab_axis_clk.clkr,
3358 	[GCC_MSS_Q6_MEMNOC_AXI_CLK] = &gcc_mss_q6_memnoc_axi_clk.clkr,
3359 	[GCC_MSS_SNOC_AXI_CLK] = &gcc_mss_snoc_axi_clk.clkr,
3360 	[GCC_MSS_VS_CLK] = &gcc_mss_vs_clk.clkr,
3361 	[GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
3362 	[GCC_PCIE_0_AUX_CLK_SRC] = &gcc_pcie_0_aux_clk_src.clkr,
3363 	[GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
3364 	[GCC_PCIE_0_CLKREF_CLK] = &gcc_pcie_0_clkref_clk.clkr,
3365 	[GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
3366 	[GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
3367 	[GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
3368 	[GCC_PCIE_0_SLV_Q2A_AXI_CLK] = &gcc_pcie_0_slv_q2a_axi_clk.clkr,
3369 	[GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
3370 	[GCC_PCIE_1_AUX_CLK_SRC] = &gcc_pcie_1_aux_clk_src.clkr,
3371 	[GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
3372 	[GCC_PCIE_1_CLKREF_CLK] = &gcc_pcie_1_clkref_clk.clkr,
3373 	[GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
3374 	[GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
3375 	[GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
3376 	[GCC_PCIE_1_SLV_Q2A_AXI_CLK] = &gcc_pcie_1_slv_q2a_axi_clk.clkr,
3377 	[GCC_PCIE_PHY_AUX_CLK] = &gcc_pcie_phy_aux_clk.clkr,
3378 	[GCC_PCIE_PHY_REFGEN_CLK] = &gcc_pcie_phy_refgen_clk.clkr,
3379 	[GCC_PCIE_PHY_REFGEN_CLK_SRC] = &gcc_pcie_phy_refgen_clk_src.clkr,
3380 	[GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3381 	[GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
3382 	[GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3383 	[GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
3384 	[GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3385 	[GCC_QMIP_CAMERA_AHB_CLK] = &gcc_qmip_camera_ahb_clk.clkr,
3386 	[GCC_QMIP_DISP_AHB_CLK] = &gcc_qmip_disp_ahb_clk.clkr,
3387 	[GCC_QMIP_VIDEO_AHB_CLK] = &gcc_qmip_video_ahb_clk.clkr,
3388 	[GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
3389 	[GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
3390 	[GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
3391 	[GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
3392 	[GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
3393 	[GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
3394 	[GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
3395 	[GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
3396 	[GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
3397 	[GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
3398 	[GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
3399 	[GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
3400 	[GCC_QUPV3_WRAP0_S6_CLK] = &gcc_qupv3_wrap0_s6_clk.clkr,
3401 	[GCC_QUPV3_WRAP0_S6_CLK_SRC] = &gcc_qupv3_wrap0_s6_clk_src.clkr,
3402 	[GCC_QUPV3_WRAP0_S7_CLK] = &gcc_qupv3_wrap0_s7_clk.clkr,
3403 	[GCC_QUPV3_WRAP0_S7_CLK_SRC] = &gcc_qupv3_wrap0_s7_clk_src.clkr,
3404 	[GCC_QUPV3_WRAP1_S0_CLK] = &gcc_qupv3_wrap1_s0_clk.clkr,
3405 	[GCC_QUPV3_WRAP1_S0_CLK_SRC] = &gcc_qupv3_wrap1_s0_clk_src.clkr,
3406 	[GCC_QUPV3_WRAP1_S1_CLK] = &gcc_qupv3_wrap1_s1_clk.clkr,
3407 	[GCC_QUPV3_WRAP1_S1_CLK_SRC] = &gcc_qupv3_wrap1_s1_clk_src.clkr,
3408 	[GCC_QUPV3_WRAP1_S2_CLK] = &gcc_qupv3_wrap1_s2_clk.clkr,
3409 	[GCC_QUPV3_WRAP1_S2_CLK_SRC] = &gcc_qupv3_wrap1_s2_clk_src.clkr,
3410 	[GCC_QUPV3_WRAP1_S3_CLK] = &gcc_qupv3_wrap1_s3_clk.clkr,
3411 	[GCC_QUPV3_WRAP1_S3_CLK_SRC] = &gcc_qupv3_wrap1_s3_clk_src.clkr,
3412 	[GCC_QUPV3_WRAP1_S4_CLK] = &gcc_qupv3_wrap1_s4_clk.clkr,
3413 	[GCC_QUPV3_WRAP1_S4_CLK_SRC] = &gcc_qupv3_wrap1_s4_clk_src.clkr,
3414 	[GCC_QUPV3_WRAP1_S5_CLK] = &gcc_qupv3_wrap1_s5_clk.clkr,
3415 	[GCC_QUPV3_WRAP1_S5_CLK_SRC] = &gcc_qupv3_wrap1_s5_clk_src.clkr,
3416 	[GCC_QUPV3_WRAP1_S6_CLK] = &gcc_qupv3_wrap1_s6_clk.clkr,
3417 	[GCC_QUPV3_WRAP1_S6_CLK_SRC] = &gcc_qupv3_wrap1_s6_clk_src.clkr,
3418 	[GCC_QUPV3_WRAP1_S7_CLK] = &gcc_qupv3_wrap1_s7_clk.clkr,
3419 	[GCC_QUPV3_WRAP1_S7_CLK_SRC] = &gcc_qupv3_wrap1_s7_clk_src.clkr,
3420 	[GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
3421 	[GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
3422 	[GCC_QUPV3_WRAP_1_M_AHB_CLK] = &gcc_qupv3_wrap_1_m_ahb_clk.clkr,
3423 	[GCC_QUPV3_WRAP_1_S_AHB_CLK] = &gcc_qupv3_wrap_1_s_ahb_clk.clkr,
3424 	[GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3425 	[GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3426 	[GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
3427 	[GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
3428 	[GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
3429 	[GCC_SDCC4_APPS_CLK_SRC] = &gcc_sdcc4_apps_clk_src.clkr,
3430 	[GCC_SYS_NOC_CPUSS_AHB_CLK] = &gcc_sys_noc_cpuss_ahb_clk.clkr,
3431 	[GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
3433 					&gcc_tsif_inactivity_timers_clk.clkr,
3434 	[GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
3435 	[GCC_TSIF_REF_CLK_SRC] = &gcc_tsif_ref_clk_src.clkr,
3436 	[GCC_UFS_CARD_AHB_CLK] = &gcc_ufs_card_ahb_clk.clkr,
3437 	[GCC_UFS_CARD_AXI_CLK] = &gcc_ufs_card_axi_clk.clkr,
3438 	[GCC_UFS_CARD_AXI_CLK_SRC] = &gcc_ufs_card_axi_clk_src.clkr,
3439 	[GCC_UFS_CARD_CLKREF_CLK] = &gcc_ufs_card_clkref_clk.clkr,
3440 	[GCC_UFS_CARD_ICE_CORE_CLK] = &gcc_ufs_card_ice_core_clk.clkr,
3441 	[GCC_UFS_CARD_ICE_CORE_CLK_SRC] = &gcc_ufs_card_ice_core_clk_src.clkr,
3442 	[GCC_UFS_CARD_PHY_AUX_CLK] = &gcc_ufs_card_phy_aux_clk.clkr,
3443 	[GCC_UFS_CARD_PHY_AUX_CLK_SRC] = &gcc_ufs_card_phy_aux_clk_src.clkr,
3444 	[GCC_UFS_CARD_RX_SYMBOL_0_CLK] = &gcc_ufs_card_rx_symbol_0_clk.clkr,
3445 	[GCC_UFS_CARD_RX_SYMBOL_1_CLK] = &gcc_ufs_card_rx_symbol_1_clk.clkr,
3446 	[GCC_UFS_CARD_TX_SYMBOL_0_CLK] = &gcc_ufs_card_tx_symbol_0_clk.clkr,
3447 	[GCC_UFS_CARD_UNIPRO_CORE_CLK] = &gcc_ufs_card_unipro_core_clk.clkr,
3449 					&gcc_ufs_card_unipro_core_clk_src.clkr,
3450 	[GCC_UFS_MEM_CLKREF_CLK] = &gcc_ufs_mem_clkref_clk.clkr,
3451 	[GCC_UFS_PHY_AHB_CLK] = &gcc_ufs_phy_ahb_clk.clkr,
3452 	[GCC_UFS_PHY_AXI_CLK] = &gcc_ufs_phy_axi_clk.clkr,
3453 	[GCC_UFS_PHY_AXI_CLK_SRC] = &gcc_ufs_phy_axi_clk_src.clkr,
3454 	[GCC_UFS_PHY_ICE_CORE_CLK] = &gcc_ufs_phy_ice_core_clk.clkr,
3455 	[GCC_UFS_PHY_ICE_CORE_CLK_SRC] = &gcc_ufs_phy_ice_core_clk_src.clkr,
3456 	[GCC_UFS_PHY_PHY_AUX_CLK] = &gcc_ufs_phy_phy_aux_clk.clkr,
3457 	[GCC_UFS_PHY_PHY_AUX_CLK_SRC] = &gcc_ufs_phy_phy_aux_clk_src.clkr,
3458 	[GCC_UFS_PHY_RX_SYMBOL_0_CLK] = &gcc_ufs_phy_rx_symbol_0_clk.clkr,
3459 	[GCC_UFS_PHY_RX_SYMBOL_1_CLK] = &gcc_ufs_phy_rx_symbol_1_clk.clkr,
3460 	[GCC_UFS_PHY_TX_SYMBOL_0_CLK] = &gcc_ufs_phy_tx_symbol_0_clk.clkr,
3461 	[GCC_UFS_PHY_UNIPRO_CORE_CLK] = &gcc_ufs_phy_unipro_core_clk.clkr,
3463 					&gcc_ufs_phy_unipro_core_clk_src.clkr,
3464 	[GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
3465 	[GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
3466 	[GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
3468 					&gcc_usb30_prim_mock_utmi_clk_src.clkr,
3469 	[GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
3470 	[GCC_USB30_SEC_MASTER_CLK] = &gcc_usb30_sec_master_clk.clkr,
3471 	[GCC_USB30_SEC_MASTER_CLK_SRC] = &gcc_usb30_sec_master_clk_src.clkr,
3472 	[GCC_USB30_SEC_MOCK_UTMI_CLK] = &gcc_usb30_sec_mock_utmi_clk.clkr,
3474 					&gcc_usb30_sec_mock_utmi_clk_src.clkr,
3475 	[GCC_USB30_SEC_SLEEP_CLK] = &gcc_usb30_sec_sleep_clk.clkr,
3476 	[GCC_USB3_PRIM_CLKREF_CLK] = &gcc_usb3_prim_clkref_clk.clkr,
3477 	[GCC_USB3_PRIM_PHY_AUX_CLK] = &gcc_usb3_prim_phy_aux_clk.clkr,
3478 	[GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
3479 	[GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
3480 	[GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
3481 	[GCC_USB3_SEC_CLKREF_CLK] = &gcc_usb3_sec_clkref_clk.clkr,
3482 	[GCC_USB3_SEC_PHY_AUX_CLK] = &gcc_usb3_sec_phy_aux_clk.clkr,
3483 	[GCC_USB3_SEC_PHY_AUX_CLK_SRC] = &gcc_usb3_sec_phy_aux_clk_src.clkr,
3484 	[GCC_USB3_SEC_PHY_COM_AUX_CLK] = &gcc_usb3_sec_phy_com_aux_clk.clkr,
3485 	[GCC_USB3_SEC_PHY_PIPE_CLK] = &gcc_usb3_sec_phy_pipe_clk.clkr,
3486 	[GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
3487 	[GCC_VDDA_VS_CLK] = &gcc_vdda_vs_clk.clkr,
3488 	[GCC_VDDCX_VS_CLK] = &gcc_vddcx_vs_clk.clkr,
3489 	[GCC_VDDMX_VS_CLK] = &gcc_vddmx_vs_clk.clkr,
3490 	[GCC_VIDEO_AHB_CLK] = &gcc_video_ahb_clk.clkr,
3491 	[GCC_VIDEO_AXI_CLK] = &gcc_video_axi_clk.clkr,
3492 	[GCC_VIDEO_XO_CLK] = &gcc_video_xo_clk.clkr,
3493 	[GCC_VS_CTRL_AHB_CLK] = &gcc_vs_ctrl_ahb_clk.clkr,
3494 	[GCC_VS_CTRL_CLK] = &gcc_vs_ctrl_clk.clkr,
3495 	[GCC_VS_CTRL_CLK_SRC] = &gcc_vs_ctrl_clk_src.clkr,
3496 	[GCC_VSENSOR_CLK_SRC] = &gcc_vsensor_clk_src.clkr,
3497 	[GPLL0] = &gpll0.clkr,
3498 	[GPLL0_OUT_EVEN] = &gpll0_out_even.clkr,
3499 	[GPLL4] = &gpll4.clkr,
3500 	[GCC_CPUSS_DVM_BUS_CLK] = &gcc_cpuss_dvm_bus_clk.clkr,
3501 	[GCC_CPUSS_GNOC_CLK] = &gcc_cpuss_gnoc_clk.clkr,
3502 	[GCC_QSPI_CORE_CLK_SRC] = &gcc_qspi_core_clk_src.clkr,
3503 	[GCC_QSPI_CORE_CLK] = &gcc_qspi_core_clk.clkr,
3504 	[GCC_QSPI_CNOC_PERIPH_AHB_CLK] = &gcc_qspi_cnoc_periph_ahb_clk.clkr,
3506 	[GCC_LPASS_Q6_AXI_CLK] = &gcc_lpass_q6_axi_clk.clkr,
3507 	[GCC_LPASS_SWAY_CLK] = &gcc_lpass_sway_clk.clkr,