Lines Matching refs:clkr
39 .clkr = {
66 .clkr.hw.init = &(struct clk_init_data){
69 .hw = &gpll0.clkr.hw,
82 .hw = &gpll0.clkr.hw,
92 .clkr = {
110 .clkr = {
128 .clkr = {
146 .clkr = {
170 { .hw = &gpll0.clkr.hw },
171 { .hw = &gpll0_out_even.clkr.hw },
177 { .hw = &gpll0.clkr.hw },
178 { .hw = &gpll0_out_even.clkr.hw },
192 { .hw = &gpll0.clkr.hw },
193 { .hw = &gpll6.clkr.hw },
194 { .hw = &gpll0_out_even.clkr.hw },
209 { .hw = &gpll0.clkr.hw },
210 { .hw = &gpll1.clkr.hw },
211 { .hw = &gpll4.clkr.hw },
212 { .hw = &gpll0_out_even.clkr.hw },
224 { .hw = &gpll0.clkr.hw },
238 { .hw = &gpll0.clkr.hw },
240 { .hw = &gpll0_out_even.clkr.hw },
254 { .hw = &gpll0.clkr.hw },
255 { .hw = &gpll7.clkr.hw },
256 { .hw = &gpll0_out_even.clkr.hw },
269 { .hw = &gpll0.clkr.hw },
285 .clkr.hw.init = &(struct clk_init_data){
309 .clkr.hw.init = &(struct clk_init_data){
323 .clkr.hw.init = &(struct clk_init_data){
337 .clkr.hw.init = &(struct clk_init_data){
357 .clkr.hw.init = &(struct clk_init_data){
378 .clkr.hw.init = &(struct clk_init_data){
420 .clkr.hw.init = &gcc_qupv3_wrap0_s0_clk_src_init,
436 .clkr.hw.init = &gcc_qupv3_wrap0_s1_clk_src_init,
452 .clkr.hw.init = &gcc_qupv3_wrap0_s2_clk_src_init,
468 .clkr.hw.init = &gcc_qupv3_wrap0_s3_clk_src_init,
484 .clkr.hw.init = &gcc_qupv3_wrap0_s4_clk_src_init,
500 .clkr.hw.init = &gcc_qupv3_wrap0_s5_clk_src_init,
516 .clkr.hw.init = &gcc_qupv3_wrap1_s0_clk_src_init,
532 .clkr.hw.init = &gcc_qupv3_wrap1_s1_clk_src_init,
548 .clkr.hw.init = &gcc_qupv3_wrap1_s2_clk_src_init,
564 .clkr.hw.init = &gcc_qupv3_wrap1_s3_clk_src_init,
580 .clkr.hw.init = &gcc_qupv3_wrap1_s4_clk_src_init,
596 .clkr.hw.init = &gcc_qupv3_wrap1_s5_clk_src_init,
619 .clkr.hw.init = &(struct clk_init_data){
641 .clkr.hw.init = &(struct clk_init_data){
665 .clkr.hw.init = &(struct clk_init_data){
688 .clkr.hw.init = &(struct clk_init_data){
710 .clkr.hw.init = &(struct clk_init_data){
730 .clkr.hw.init = &(struct clk_init_data){
751 .clkr.hw.init = &(struct clk_init_data){
773 .clkr.hw.init = &(struct clk_init_data){
793 .clkr.hw.init = &(struct clk_init_data){
812 .clkr.hw.init = &(struct clk_init_data){
832 .clkr.hw.init = &(struct clk_init_data){
845 .clkr = {
851 .hw = &gcc_ufs_phy_axi_clk_src.clkr.hw,
863 .clkr = {
869 .hw = &gcc_usb30_prim_master_clk_src.clkr.hw,
883 .clkr = {
898 .clkr = {
911 .clkr = {
926 .clkr = {
939 .clkr = {
954 .clkr = {
967 .clkr = {
980 .clkr = {
993 .clkr = {
999 .hw = &gcc_usb30_prim_master_clk_src.clkr.hw,
1012 .clkr = {
1018 .hw = &gcc_cpuss_ahb_clk_src.clkr.hw,
1030 .clkr = {
1043 .clkr = {
1055 .clkr = {
1061 .hw = &gpll0.clkr.hw,
1071 .clkr = {
1088 .clkr = {
1103 .clkr = {
1116 .clkr = {
1129 .clkr = {
1135 .hw = &gcc_gp1_clk_src.clkr.hw,
1147 .clkr = {
1153 .hw = &gcc_gp2_clk_src.clkr.hw,
1165 .clkr = {
1171 .hw = &gcc_gp3_clk_src.clkr.hw,
1182 .clkr = {
1188 .hw = &gpll0.clkr.hw,
1198 .clkr = {
1215 .clkr = {
1228 .clkr = {
1241 .clkr = {
1254 .clkr = {
1267 .clkr = {
1280 .clkr = {
1295 .clkr = {
1310 .clkr = {
1322 .clkr = {
1328 .hw = &gpll0.clkr.hw,
1338 .clkr = {
1356 .clkr = {
1362 .hw = &gcc_pdm2_clk_src.clkr.hw,
1376 .clkr = {
1389 .clkr = {
1404 .clkr = {
1419 .clkr = {
1432 .clkr = {
1438 .hw = &gcc_qspi_core_clk_src.clkr.hw,
1450 .clkr = {
1463 .clkr = {
1476 .clkr = {
1482 .hw = &gcc_qupv3_wrap0_s0_clk_src.clkr.hw,
1494 .clkr = {
1500 .hw = &gcc_qupv3_wrap0_s1_clk_src.clkr.hw,
1512 .clkr = {
1518 .hw = &gcc_qupv3_wrap0_s2_clk_src.clkr.hw,
1530 .clkr = {
1536 .hw = &gcc_qupv3_wrap0_s3_clk_src.clkr.hw,
1548 .clkr = {
1554 .hw = &gcc_qupv3_wrap0_s4_clk_src.clkr.hw,
1566 .clkr = {
1572 .hw = &gcc_qupv3_wrap0_s5_clk_src.clkr.hw,
1584 .clkr = {
1597 .clkr = {
1610 .clkr = {
1616 .hw = &gcc_qupv3_wrap1_s0_clk_src.clkr.hw,
1628 .clkr = {
1634 .hw = &gcc_qupv3_wrap1_s1_clk_src.clkr.hw,
1646 .clkr = {
1652 .hw = &gcc_qupv3_wrap1_s2_clk_src.clkr.hw,
1664 .clkr = {
1670 .hw = &gcc_qupv3_wrap1_s3_clk_src.clkr.hw,
1682 .clkr = {
1688 .hw = &gcc_qupv3_wrap1_s4_clk_src.clkr.hw,
1700 .clkr = {
1706 .hw = &gcc_qupv3_wrap1_s5_clk_src.clkr.hw,
1718 .clkr = {
1733 .clkr = {
1746 .clkr = {
1761 .clkr = {
1774 .clkr = {
1787 .clkr = {
1793 .hw = &gcc_sdcc1_apps_clk_src.clkr.hw,
1805 .clkr = {
1811 .hw = &gcc_sdcc1_ice_core_clk_src.clkr.hw,
1823 .clkr = {
1836 .clkr = {
1842 .hw = &gcc_sdcc2_apps_clk_src.clkr.hw,
1855 .clkr = {
1861 .hw = &gcc_cpuss_ahb_clk_src.clkr.hw,
1873 .clkr = {
1888 .clkr = {
1903 .clkr = {
1909 .hw = &gcc_ufs_phy_axi_clk_src.clkr.hw,
1923 .clkr = {
1929 .hw = &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
1943 .clkr = {
1949 .hw = &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
1961 .clkr = {
1974 .clkr = {
1989 .clkr = {
1995 .hw = &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
2007 .clkr = {
2013 .hw = &gcc_usb30_prim_master_clk_src.clkr.hw,
2025 .clkr = {
2032 &gcc_usb30_prim_mock_utmi_clk_src.clkr.hw,
2044 .clkr = {
2057 .clkr = {
2070 .clkr = {
2076 .hw = &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
2088 .clkr = {
2094 .hw = &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
2106 .clkr = {
2121 .clkr = {
2134 .clkr = {
2146 .clkr = {
2166 .clkr = {
2179 .clkr = {
2192 .clkr = {
2205 .clkr = {
2218 .clkr = {
2231 .clkr = {
2244 .clkr = {
2257 .clkr = {
2316 [GCC_AGGRE_UFS_PHY_AXI_CLK] = &gcc_aggre_ufs_phy_axi_clk.clkr,
2317 [GCC_AGGRE_USB3_PRIM_AXI_CLK] = &gcc_aggre_usb3_prim_axi_clk.clkr,
2318 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2319 [GCC_CAMERA_AHB_CLK] = &gcc_camera_ahb_clk.clkr,
2320 [GCC_CAMERA_HF_AXI_CLK] = &gcc_camera_hf_axi_clk.clkr,
2321 [GCC_CAMERA_THROTTLE_HF_AXI_CLK] = &gcc_camera_throttle_hf_axi_clk.clkr,
2322 [GCC_CAMERA_XO_CLK] = &gcc_camera_xo_clk.clkr,
2323 [GCC_CE1_AHB_CLK] = &gcc_ce1_ahb_clk.clkr,
2324 [GCC_CE1_AXI_CLK] = &gcc_ce1_axi_clk.clkr,
2325 [GCC_CE1_CLK] = &gcc_ce1_clk.clkr,
2326 [GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
2327 [GCC_CPUSS_AHB_CLK] = &gcc_cpuss_ahb_clk.clkr,
2328 [GCC_CPUSS_AHB_CLK_SRC] = &gcc_cpuss_ahb_clk_src.clkr,
2329 [GCC_CPUSS_RBCPR_CLK] = &gcc_cpuss_rbcpr_clk.clkr,
2330 [GCC_DDRSS_GPU_AXI_CLK] = &gcc_ddrss_gpu_axi_clk.clkr,
2331 [GCC_DISP_GPLL0_CLK_SRC] = &gcc_disp_gpll0_clk_src.clkr,
2332 [GCC_DISP_GPLL0_DIV_CLK_SRC] = &gcc_disp_gpll0_div_clk_src.clkr,
2333 [GCC_DISP_HF_AXI_CLK] = &gcc_disp_hf_axi_clk.clkr,
2334 [GCC_DISP_THROTTLE_HF_AXI_CLK] = &gcc_disp_throttle_hf_axi_clk.clkr,
2335 [GCC_DISP_XO_CLK] = &gcc_disp_xo_clk.clkr,
2336 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2337 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
2338 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2339 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
2340 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2341 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
2342 [GCC_GPU_GPLL0_CLK_SRC] = &gcc_gpu_gpll0_clk_src.clkr,
2343 [GCC_GPU_GPLL0_DIV_CLK_SRC] = &gcc_gpu_gpll0_div_clk_src.clkr,
2344 [GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
2345 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
2346 [GCC_NPU_AXI_CLK] = &gcc_npu_axi_clk.clkr,
2347 [GCC_NPU_BWMON_AXI_CLK] = &gcc_npu_bwmon_axi_clk.clkr,
2348 [GCC_NPU_BWMON_DMA_CFG_AHB_CLK] = &gcc_npu_bwmon_dma_cfg_ahb_clk.clkr,
2349 [GCC_NPU_BWMON_DSP_CFG_AHB_CLK] = &gcc_npu_bwmon_dsp_cfg_ahb_clk.clkr,
2350 [GCC_NPU_CFG_AHB_CLK] = &gcc_npu_cfg_ahb_clk.clkr,
2351 [GCC_NPU_DMA_CLK] = &gcc_npu_dma_clk.clkr,
2352 [GCC_NPU_GPLL0_CLK_SRC] = &gcc_npu_gpll0_clk_src.clkr,
2353 [GCC_NPU_GPLL0_DIV_CLK_SRC] = &gcc_npu_gpll0_div_clk_src.clkr,
2354 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2355 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
2356 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2357 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
2358 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2359 [GCC_QSPI_CNOC_PERIPH_AHB_CLK] = &gcc_qspi_cnoc_periph_ahb_clk.clkr,
2360 [GCC_QSPI_CORE_CLK] = &gcc_qspi_core_clk.clkr,
2361 [GCC_QSPI_CORE_CLK_SRC] = &gcc_qspi_core_clk_src.clkr,
2362 [GCC_QUPV3_WRAP0_CORE_2X_CLK] = &gcc_qupv3_wrap0_core_2x_clk.clkr,
2363 [GCC_QUPV3_WRAP0_CORE_CLK] = &gcc_qupv3_wrap0_core_clk.clkr,
2364 [GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
2365 [GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
2366 [GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
2367 [GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
2368 [GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
2369 [GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
2370 [GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
2371 [GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
2372 [GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
2373 [GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
2374 [GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
2375 [GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
2376 [GCC_QUPV3_WRAP1_CORE_2X_CLK] = &gcc_qupv3_wrap1_core_2x_clk.clkr,
2377 [GCC_QUPV3_WRAP1_CORE_CLK] = &gcc_qupv3_wrap1_core_clk.clkr,
2378 [GCC_QUPV3_WRAP1_S0_CLK] = &gcc_qupv3_wrap1_s0_clk.clkr,
2379 [GCC_QUPV3_WRAP1_S0_CLK_SRC] = &gcc_qupv3_wrap1_s0_clk_src.clkr,
2380 [GCC_QUPV3_WRAP1_S1_CLK] = &gcc_qupv3_wrap1_s1_clk.clkr,
2381 [GCC_QUPV3_WRAP1_S1_CLK_SRC] = &gcc_qupv3_wrap1_s1_clk_src.clkr,
2382 [GCC_QUPV3_WRAP1_S2_CLK] = &gcc_qupv3_wrap1_s2_clk.clkr,
2383 [GCC_QUPV3_WRAP1_S2_CLK_SRC] = &gcc_qupv3_wrap1_s2_clk_src.clkr,
2384 [GCC_QUPV3_WRAP1_S3_CLK] = &gcc_qupv3_wrap1_s3_clk.clkr,
2385 [GCC_QUPV3_WRAP1_S3_CLK_SRC] = &gcc_qupv3_wrap1_s3_clk_src.clkr,
2386 [GCC_QUPV3_WRAP1_S4_CLK] = &gcc_qupv3_wrap1_s4_clk.clkr,
2387 [GCC_QUPV3_WRAP1_S4_CLK_SRC] = &gcc_qupv3_wrap1_s4_clk_src.clkr,
2388 [GCC_QUPV3_WRAP1_S5_CLK] = &gcc_qupv3_wrap1_s5_clk.clkr,
2389 [GCC_QUPV3_WRAP1_S5_CLK_SRC] = &gcc_qupv3_wrap1_s5_clk_src.clkr,
2390 [GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
2391 [GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
2392 [GCC_QUPV3_WRAP_1_M_AHB_CLK] = &gcc_qupv3_wrap_1_m_ahb_clk.clkr,
2393 [GCC_QUPV3_WRAP_1_S_AHB_CLK] = &gcc_qupv3_wrap_1_s_ahb_clk.clkr,
2394 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2395 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2396 [GCC_SDCC1_APPS_CLK_SRC] = &gcc_sdcc1_apps_clk_src.clkr,
2397 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
2398 [GCC_SDCC1_ICE_CORE_CLK_SRC] = &gcc_sdcc1_ice_core_clk_src.clkr,
2399 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2400 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2401 [GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
2402 [GCC_SYS_NOC_CPUSS_AHB_CLK] = &gcc_sys_noc_cpuss_ahb_clk.clkr,
2403 [GCC_UFS_MEM_CLKREF_CLK] = &gcc_ufs_mem_clkref_clk.clkr,
2404 [GCC_UFS_PHY_AHB_CLK] = &gcc_ufs_phy_ahb_clk.clkr,
2405 [GCC_UFS_PHY_AXI_CLK] = &gcc_ufs_phy_axi_clk.clkr,
2406 [GCC_UFS_PHY_AXI_CLK_SRC] = &gcc_ufs_phy_axi_clk_src.clkr,
2407 [GCC_UFS_PHY_ICE_CORE_CLK] = &gcc_ufs_phy_ice_core_clk.clkr,
2408 [GCC_UFS_PHY_ICE_CORE_CLK_SRC] = &gcc_ufs_phy_ice_core_clk_src.clkr,
2409 [GCC_UFS_PHY_PHY_AUX_CLK] = &gcc_ufs_phy_phy_aux_clk.clkr,
2410 [GCC_UFS_PHY_PHY_AUX_CLK_SRC] = &gcc_ufs_phy_phy_aux_clk_src.clkr,
2411 [GCC_UFS_PHY_RX_SYMBOL_0_CLK] = &gcc_ufs_phy_rx_symbol_0_clk.clkr,
2412 [GCC_UFS_PHY_TX_SYMBOL_0_CLK] = &gcc_ufs_phy_tx_symbol_0_clk.clkr,
2413 [GCC_UFS_PHY_UNIPRO_CORE_CLK] = &gcc_ufs_phy_unipro_core_clk.clkr,
2415 &gcc_ufs_phy_unipro_core_clk_src.clkr,
2416 [GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
2417 [GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
2418 [GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
2420 &gcc_usb30_prim_mock_utmi_clk_src.clkr,
2421 [GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
2422 [GCC_USB3_PRIM_CLKREF_CLK] = &gcc_usb3_prim_clkref_clk.clkr,
2423 [GCC_USB3_PRIM_PHY_AUX_CLK] = &gcc_usb3_prim_phy_aux_clk.clkr,
2424 [GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
2425 [GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
2426 [GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
2427 [GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
2428 [GCC_VIDEO_AXI_CLK] = &gcc_video_axi_clk.clkr,
2429 [GCC_VIDEO_GPLL0_DIV_CLK_SRC] = &gcc_video_gpll0_div_clk_src.clkr,
2430 [GCC_VIDEO_THROTTLE_AXI_CLK] = &gcc_video_throttle_axi_clk.clkr,
2431 [GCC_VIDEO_XO_CLK] = &gcc_video_xo_clk.clkr,
2432 [GPLL0] = &gpll0.clkr,
2433 [GPLL0_OUT_EVEN] = &gpll0_out_even.clkr,
2434 [GPLL6] = &gpll6.clkr,
2435 [GPLL7] = &gpll7.clkr,
2436 [GPLL4] = &gpll4.clkr,
2437 [GPLL1] = &gpll1.clkr,
2438 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
2439 [GCC_MSS_MFAB_AXIS_CLK] = &gcc_mss_mfab_axis_clk.clkr,
2440 [GCC_MSS_NAV_AXI_CLK] = &gcc_mss_nav_axi_clk.clkr,
2441 [GCC_MSS_Q6_MEMNOC_AXI_CLK] = &gcc_mss_q6_memnoc_axi_clk.clkr,
2442 [GCC_MSS_SNOC_AXI_CLK] = &gcc_mss_snoc_axi_clk.clkr,
2443 [GCC_SEC_CTRL_CLK_SRC] = &gcc_sec_ctrl_clk_src.clkr,
2444 [GCC_LPASS_CFG_NOC_SWAY_CLK] = &gcc_lpass_cfg_noc_sway_clk.clkr,