clk/qcom/dispcc-sc7180.c

42 	.clkr = {
66 	.clkr.hw.init = &(struct clk_init_data){
69 			.hw = &disp_cc_pll0.clkr.hw,
116 	{ .hw = &disp_cc_pll0.clkr.hw },
118 	{ .hw = &disp_cc_pll0_out_even.clkr.hw },
154 	.clkr.hw.init = &(struct clk_init_data){
168 	.clkr.hw.init = &(struct clk_init_data){
188 	.clkr.hw.init = &(struct clk_init_data){
201 	.clkr.hw.init = &(struct clk_init_data){
214 	.clkr.hw.init = &(struct clk_init_data){
227 	.clkr.hw.init = &(struct clk_init_data){
241 	.clkr.hw.init = &(struct clk_init_data){
264 	.clkr.hw.init = &(struct clk_init_data){
277 	.clkr.hw.init = &(struct clk_init_data){
292 	.clkr.hw.init = &(struct clk_init_data){
306 	.clkr.hw.init = &(struct clk_init_data){
317 	.clkr = {
323 				.hw = &disp_cc_mdss_ahb_clk_src.clkr.hw,
335 	.clkr = {
341 				.hw = &disp_cc_mdss_byte0_clk_src.clkr.hw,
354 	.clkr.hw.init = &(struct clk_init_data) {
357 			.hw = &disp_cc_mdss_byte0_clk_src.clkr.hw
368 	.clkr.hw.init = &(struct clk_init_data) {
371 			.hw = &disp_cc_mdss_dp_link_clk_src.clkr.hw
381 	.clkr = {
387 				.hw = &disp_cc_mdss_byte0_div_clk_src.clkr.hw,
399 	.clkr = {
405 				.hw = &disp_cc_mdss_dp_aux_clk_src.clkr.hw,
417 	.clkr = {
423 				.hw = &disp_cc_mdss_dp_crypto_clk_src.clkr.hw,
435 	.clkr = {
441 				.hw = &disp_cc_mdss_dp_link_clk_src.clkr.hw,
453 	.clkr = {
459 				.hw = &disp_cc_mdss_dp_link_div_clk_src.clkr.hw,
470 	.clkr = {
476 				.hw = &disp_cc_mdss_dp_pixel_clk_src.clkr.hw,
488 	.clkr = {
494 				.hw = &disp_cc_mdss_esc0_clk_src.clkr.hw,
506 	.clkr = {
512 				.hw = &disp_cc_mdss_mdp_clk_src.clkr.hw,
524 	.clkr = {
530 				.hw = &disp_cc_mdss_mdp_clk_src.clkr.hw,
541 	.clkr = {
547 				.hw = &disp_cc_mdss_ahb_clk_src.clkr.hw,
559 	.clkr = {
565 				.hw = &disp_cc_mdss_pclk0_clk_src.clkr.hw,
577 	.clkr = {
583 				.hw = &disp_cc_mdss_rot_clk_src.clkr.hw,
595 	.clkr = {
601 				.hw = &disp_cc_mdss_vsync_clk_src.clkr.hw,
613 	.clkr = {
619 				.hw = &disp_cc_mdss_vsync_clk_src.clkr.hw,
642 	[DISP_CC_MDSS_AHB_CLK] = &disp_cc_mdss_ahb_clk.clkr,
643 	[DISP_CC_MDSS_AHB_CLK_SRC] = &disp_cc_mdss_ahb_clk_src.clkr,
644 	[DISP_CC_MDSS_BYTE0_CLK] = &disp_cc_mdss_byte0_clk.clkr,
645 	[DISP_CC_MDSS_BYTE0_CLK_SRC] = &disp_cc_mdss_byte0_clk_src.clkr,
646 	[DISP_CC_MDSS_BYTE0_DIV_CLK_SRC] = &disp_cc_mdss_byte0_div_clk_src.clkr,
647 	[DISP_CC_MDSS_BYTE0_INTF_CLK] = &disp_cc_mdss_byte0_intf_clk.clkr,
648 	[DISP_CC_MDSS_DP_AUX_CLK] = &disp_cc_mdss_dp_aux_clk.clkr,
649 	[DISP_CC_MDSS_DP_AUX_CLK_SRC] = &disp_cc_mdss_dp_aux_clk_src.clkr,
650 	[DISP_CC_MDSS_DP_CRYPTO_CLK] = &disp_cc_mdss_dp_crypto_clk.clkr,
651 	[DISP_CC_MDSS_DP_CRYPTO_CLK_SRC] = &disp_cc_mdss_dp_crypto_clk_src.clkr,
652 	[DISP_CC_MDSS_DP_LINK_CLK] = &disp_cc_mdss_dp_link_clk.clkr,
653 	[DISP_CC_MDSS_DP_LINK_CLK_SRC] = &disp_cc_mdss_dp_link_clk_src.clkr,
655 				&disp_cc_mdss_dp_link_div_clk_src.clkr,
656 	[DISP_CC_MDSS_DP_LINK_INTF_CLK] = &disp_cc_mdss_dp_link_intf_clk.clkr,
657 	[DISP_CC_MDSS_DP_PIXEL_CLK] = &disp_cc_mdss_dp_pixel_clk.clkr,
658 	[DISP_CC_MDSS_DP_PIXEL_CLK_SRC] = &disp_cc_mdss_dp_pixel_clk_src.clkr,
659 	[DISP_CC_MDSS_ESC0_CLK] = &disp_cc_mdss_esc0_clk.clkr,
660 	[DISP_CC_MDSS_ESC0_CLK_SRC] = &disp_cc_mdss_esc0_clk_src.clkr,
661 	[DISP_CC_MDSS_MDP_CLK] = &disp_cc_mdss_mdp_clk.clkr,
662 	[DISP_CC_MDSS_MDP_CLK_SRC] = &disp_cc_mdss_mdp_clk_src.clkr,
663 	[DISP_CC_MDSS_MDP_LUT_CLK] = &disp_cc_mdss_mdp_lut_clk.clkr,
664 	[DISP_CC_MDSS_NON_GDSC_AHB_CLK] = &disp_cc_mdss_non_gdsc_ahb_clk.clkr,
665 	[DISP_CC_MDSS_PCLK0_CLK] = &disp_cc_mdss_pclk0_clk.clkr,
666 	[DISP_CC_MDSS_PCLK0_CLK_SRC] = &disp_cc_mdss_pclk0_clk_src.clkr,
667 	[DISP_CC_MDSS_ROT_CLK] = &disp_cc_mdss_rot_clk.clkr,
668 	[DISP_CC_MDSS_ROT_CLK_SRC] = &disp_cc_mdss_rot_clk_src.clkr,
669 	[DISP_CC_MDSS_RSCC_VSYNC_CLK] = &disp_cc_mdss_rscc_vsync_clk.clkr,
670 	[DISP_CC_MDSS_VSYNC_CLK] = &disp_cc_mdss_vsync_clk.clkr,
671 	[DISP_CC_MDSS_VSYNC_CLK_SRC] = &disp_cc_mdss_vsync_clk_src.clkr,
672 	[DISP_CC_PLL0] = &disp_cc_pll0.clkr,
673 	[DISP_CC_PLL0_OUT_EVEN] = &disp_cc_pll0_out_even.clkr,