Lines Matching refs:intstatus
194 static bool dhdpcie_bus_process_mailbox_intr(dhd_bus_t *bus, uint32 intstatus);
1009 uint32 intstatus = 0; in dhdpcie_bus_intstatus() local
1014 return intstatus; in dhdpcie_bus_intstatus()
1018 intstatus = dhdpcie_bus_cfg_read_dword(bus, PCIIntstatus, 4); in dhdpcie_bus_intstatus()
1019 dhdpcie_bus_cfg_write_dword(bus, PCIIntstatus, 4, intstatus); in dhdpcie_bus_intstatus()
1020 intstatus &= I_MB; in dhdpcie_bus_intstatus()
1023 intstatus = si_corereg(bus->sih, bus->sih->buscoreidx, bus->pcie_mailbox_int, 0, 0); in dhdpcie_bus_intstatus()
1028 if (intstatus == (uint32)-1 || intmask == (uint32)-1) { in dhdpcie_bus_intstatus()
1031 __FUNCTION__, intstatus, intmask)); in dhdpcie_bus_intstatus()
1045 return intstatus; in dhdpcie_bus_intstatus()
1048 intstatus &= intmask; in dhdpcie_bus_intstatus()
1057 intstatus); in dhdpcie_bus_intstatus()
1059 intstatus &= bus->def_intmask; in dhdpcie_bus_intstatus()
1062 return intstatus; in dhdpcie_bus_intstatus()
1130 uint32 intstatus = 0; in dhdpcie_bus_isr() local
1158 intstatus = dhdpcie_bus_cfg_read_dword(bus, PCI_INT_STATUS, 4); in dhdpcie_bus_isr()
1160 if (intstatus & PCI_CTO_INT_MASK) { in dhdpcie_bus_isr()
1163 intstatus, bus->cto_enable)); in dhdpcie_bus_isr()
1187 intstatus = dhdpcie_bus_intstatus(bus); in dhdpcie_bus_isr()
1190 if (intstatus == 0) { in dhdpcie_bus_isr()
1202 bus->intstatus = intstatus; in dhdpcie_bus_isr()
1205 if (intstatus == (uint32)-1) { in dhdpcie_bus_isr()
1207 __FUNCTION__, intstatus)); in dhdpcie_bus_isr()
5189 OFFSETOF(sbpcieregs_t, ftn_ctrl.intstatus), ~0, in dhdpcie_enum_reg_init()
5191 OFFSETOF(sbpcieregs_t, ftn_ctrl.intstatus), 0, 0)); in dhdpcie_enum_reg_init()
6799 uint32 intstatus = 0; in dhdpcie_bus_clear_intstatus() local
6802 intstatus = dhdpcie_bus_cfg_read_dword(bus, PCIIntstatus, 4); in dhdpcie_bus_clear_intstatus()
6803 dhdpcie_bus_cfg_write_dword(bus, PCIIntstatus, 4, intstatus); in dhdpcie_bus_clear_intstatus()
6806 intstatus = si_corereg(bus->sih, bus->sih->buscoreidx, bus->pcie_mailbox_int, 0, 0); in dhdpcie_bus_clear_intstatus()
6808 intstatus); in dhdpcie_bus_clear_intstatus()
6939 uint32 intstatus = si_corereg(bus->sih, bus->sih->buscoreidx, in dhdpcie_bus_suspend() local
6942 if ((intstatus) && (intstatus != (uint32)-1) && in dhdpcie_bus_suspend()
6946 __FUNCTION__, intstatus, host_irq_disabled)); in dhdpcie_bus_suspend()
7116 uint32 intstatus = 0; in dhdpcie_bus_suspend() local
7119 intstatus = si_corereg(bus->sih, bus->sih->buscoreidx, in dhdpcie_bus_suspend()
7121 if (intstatus == (uint32)-1) { in dhdpcie_bus_suspend()
8366 uint32 intstatus = 0; in dhd_dump_intr_registers() local
8371 intstatus = si_corereg(dhd->bus->sih, dhd->bus->sih->buscoreidx, in dhd_dump_intr_registers()
8379 intstatus, intmask, d2h_db0); in dhd_dump_intr_registers()
8974 bus->intstatus = 0; in dhd_bus_dpc()
8985 resched = dhdpcie_bus_process_mailbox_intr(bus, bus->intstatus); in dhd_bus_dpc()
8987 bus->intstatus = 0; in dhd_bus_dpc()
9265 dhdpcie_bus_process_mailbox_intr(dhd_bus_t *bus, uint32 intstatus) in dhdpcie_bus_process_mailbox_intr() argument
9276 if (intstatus & I_BIT1) { in dhdpcie_bus_process_mailbox_intr()
9278 } else if (intstatus & I_BIT0) { in dhdpcie_bus_process_mailbox_intr()
9282 if (intstatus & (PCIE_MB_TOPCIE_FN0_0 | PCIE_MB_TOPCIE_FN0_1)) in dhdpcie_bus_process_mailbox_intr()
9297 ((bus->d2h_intr_method == PCIE_INTX) && (intstatus & bus->d2h_mb_mask))) { in dhdpcie_bus_process_mailbox_intr()
9435 int intstatus = si_corereg(bus->sih, bus->sih->buscoreidx, in dhdpci_bus_read_frames() local
9437 if (intstatus != (uint32)-1) { in dhdpci_bus_read_frames()
12504 val = R_REG(dhd->osh, ARM_CR4_REG(cr4regs, intstatus)); in dhd_pcie_dump_wrapper_regs()
12505 DHD_ERROR(("reg:0x%x val:0x%x\n", (uint)OFFSETOF(cr4regs_t, intstatus), val)); in dhd_pcie_dump_wrapper_regs()
12543 val = R_REG(dhd->osh, ®->intstatus[0]); in dhd_pcie_dump_wrapper_regs()
12545 val = R_REG(dhd->osh, ®->intstatus[1]); in dhd_pcie_dump_wrapper_regs()
12547 val = R_REG(dhd->osh, ®->intstatus[2]); in dhd_pcie_dump_wrapper_regs()
12549 val = R_REG(dhd->osh, ®->intstatus[3]); in dhd_pcie_dump_wrapper_regs()
12626 uint32 intstatus = 0; in dhd_pcie_dump_int_regs() local
12632 intstatus = si_corereg(dhd->bus->sih, dhd->bus->sih->buscoreidx, in dhd_pcie_dump_int_regs()
12634 if (intstatus == (uint32)-1) { in dhd_pcie_dump_int_regs()
12635 DHD_ERROR(("intstatus=0x%x \n", intstatus)); in dhd_pcie_dump_int_regs()
12642 DHD_ERROR(("intstatus=0x%x intmask=0x%x \n", intstatus, intmask)); in dhd_pcie_dump_int_regs()
12650 intstatus, intmask, d2h_db0)); in dhd_pcie_dump_int_regs()
12655 intstatus, intmask, d2h_db0)); in dhd_pcie_dump_int_regs()