576 		sssr_reg_info->pmu_regs.base_regs.pmuintmask0,  in dhd_dump_sssr_reg_info()
577 		sssr_reg_info->pmu_regs.base_regs.pmuintmask1,  in dhd_dump_sssr_reg_info()
578 		sssr_reg_info->pmu_regs.base_regs.resreqtimer,  in dhd_dump_sssr_reg_info()
579 		sssr_reg_info->pmu_regs.base_regs.macresreqtimer,  in dhd_dump_sssr_reg_info()
580 		sssr_reg_info->pmu_regs.base_regs.macresreqtimer1));  in dhd_dump_sssr_reg_info()
583 		sssr_reg_info->chipcommon_regs.base_regs.intmask,  in dhd_dump_sssr_reg_info()
584 		sssr_reg_info->chipcommon_regs.base_regs.powerctrl,  in dhd_dump_sssr_reg_info()
585 		sssr_reg_info->chipcommon_regs.base_regs.clockcontrolstatus,  in dhd_dump_sssr_reg_info()
586 		sssr_reg_info->chipcommon_regs.base_regs.powerctrl_mask));  in dhd_dump_sssr_reg_info()
590 		sssr_reg_info->arm_regs.base_regs.clockcontrolstatus,  in dhd_dump_sssr_reg_info()
591 		sssr_reg_info->arm_regs.base_regs.clockcontrolstatus_val,  in dhd_dump_sssr_reg_info()
597 		sssr_reg_info->pcie_regs.base_regs.ltrstate,  in dhd_dump_sssr_reg_info()
598 		sssr_reg_info->pcie_regs.base_regs.clockcontrolstatus,  in dhd_dump_sssr_reg_info()
599 		sssr_reg_info->pcie_regs.base_regs.clockcontrolstatus_val,  in dhd_dump_sssr_reg_info()
611 			sssr_reg_info->mac_regs[i].base_regs.xmtaddress,  in dhd_dump_sssr_reg_info()
612 			sssr_reg_info->mac_regs[i].base_regs.xmtdata,  in dhd_dump_sssr_reg_info()
613 			sssr_reg_info->mac_regs[i].base_regs.clockcontrolstatus,  in dhd_dump_sssr_reg_info()
614 			sssr_reg_info->mac_regs[i].base_regs.clockcontrolstatus_val));  in dhd_dump_sssr_reg_info()