16026 			addr = dhd->sssr_reg_info->rev2.chipcommon_regs.base_regs.powerctrl;  in dhdpcie_resume_chipcommon_powerctrl()
16028 				chipcommon_regs.base_regs.powerctrl_mask;  in dhdpcie_resume_chipcommon_powerctrl()
16032 			addr = dhd->sssr_reg_info->rev1.chipcommon_regs.base_regs.powerctrl;  in dhdpcie_resume_chipcommon_powerctrl()
16034 				chipcommon_regs.base_regs.powerctrl_mask;  in dhdpcie_resume_chipcommon_powerctrl()
16064 			addr = dhd->sssr_reg_info->rev2.chipcommon_regs.base_regs.powerctrl;  in dhdpcie_suspend_chipcommon_powerctrl()
16066 				chipcommon_regs.base_regs.powerctrl_mask;  in dhdpcie_suspend_chipcommon_powerctrl()
16070 			addr = dhd->sssr_reg_info->rev1.chipcommon_regs.base_regs.powerctrl;  in dhdpcie_suspend_chipcommon_powerctrl()
16072 				chipcommon_regs.base_regs.powerctrl_mask;  in dhdpcie_suspend_chipcommon_powerctrl()
16103 			cc_intmask = dhd->sssr_reg_info->rev2.chipcommon_regs.base_regs.intmask;  in dhdpcie_clear_intmask_and_timer()
16104 			pmuintmask0 = dhd->sssr_reg_info->rev2.pmu_regs.base_regs.pmuintmask0;  in dhdpcie_clear_intmask_and_timer()
16105 			pmuintmask1 = dhd->sssr_reg_info->rev2.pmu_regs.base_regs.pmuintmask1;  in dhdpcie_clear_intmask_and_timer()
16106 			resreqtimer = dhd->sssr_reg_info->rev2.pmu_regs.base_regs.resreqtimer;  in dhdpcie_clear_intmask_and_timer()
16107 			macresreqtimer = dhd->sssr_reg_info->rev2.pmu_regs.base_regs.macresreqtimer;  in dhdpcie_clear_intmask_and_timer()
16109 				pmu_regs.base_regs.macresreqtimer1;  in dhdpcie_clear_intmask_and_timer()
16113 			cc_intmask = dhd->sssr_reg_info->rev1.chipcommon_regs.base_regs.intmask;  in dhdpcie_clear_intmask_and_timer()
16114 			pmuintmask0 = dhd->sssr_reg_info->rev1.pmu_regs.base_regs.pmuintmask0;  in dhdpcie_clear_intmask_and_timer()
16115 			pmuintmask1 = dhd->sssr_reg_info->rev1.pmu_regs.base_regs.pmuintmask1;  in dhdpcie_clear_intmask_and_timer()
16116 			resreqtimer = dhd->sssr_reg_info->rev1.pmu_regs.base_regs.resreqtimer;  in dhdpcie_clear_intmask_and_timer()
16117 			macresreqtimer = dhd->sssr_reg_info->rev1.pmu_regs.base_regs.macresreqtimer;  in dhdpcie_clear_intmask_and_timer()
16119 				pmu_regs.base_regs.macresreqtimer1;  in dhdpcie_clear_intmask_and_timer()
16267 						mac_regs[i].base_regs.clockcontrolstatus;  in dhdpcie_d11_clear_clk_req()
16269 						mac_regs[i].base_regs.clockcontrolstatus_val;  in dhdpcie_d11_clear_clk_req()
16276 						mac_regs[i].base_regs.clockcontrolstatus;  in dhdpcie_d11_clear_clk_req()
16278 						mac_regs[i].base_regs.clockcontrolstatus_val;  in dhdpcie_d11_clear_clk_req()
16314 				arm_regs.base_regs.clockcontrolstatus;  in dhdpcie_arm_clear_clk_req()
16316 				arm_regs.base_regs.clockcontrolstatus_val;  in dhdpcie_arm_clear_clk_req()
16325 				arm_regs.base_regs.clockcontrolstatus;  in dhdpcie_arm_clear_clk_req()
16327 				arm_regs.base_regs.clockcontrolstatus_val;  in dhdpcie_arm_clear_clk_req()
16426 				pcie_regs.base_regs.clockcontrolstatus;  in dhdpcie_pcie_clear_clk_req()
16428 				pcie_regs.base_regs.clockcontrolstatus_val;  in dhdpcie_pcie_clear_clk_req()
16435 				pcie_regs.base_regs.clockcontrolstatus;  in dhdpcie_pcie_clear_clk_req()
16437 				pcie_regs.base_regs.clockcontrolstatus_val;  in dhdpcie_pcie_clear_clk_req()
16466 			addr = dhd->sssr_reg_info->rev2.pcie_regs.base_regs.ltrstate;  in dhdpcie_pcie_send_ltrsleep()
16470 			addr = dhd->sssr_reg_info->rev1.pcie_regs.base_regs.ltrstate;  in dhdpcie_pcie_send_ltrsleep()
16854 	if (sssr_reg_info->hwa_regs.base_regs.clkenable == 0) {  in dhdpcie_reset_hwa()
16864 	clkenable = sssr_reg_info->hwa_regs.base_regs.clkenable;  in dhdpcie_reset_hwa()
16865 	clkgatingenable = sssr_reg_info->hwa_regs.base_regs.clkgatingenable;  in dhdpcie_reset_hwa()
16866 	clkext = sssr_reg_info->hwa_regs.base_regs.clkext;  in dhdpcie_reset_hwa()
16867 	clkctlstatus = sssr_reg_info->hwa_regs.base_regs.clkctlstatus;  in dhdpcie_reset_hwa()