872 		sssr_reg_info->pmu_regs.base_regs.pmuintmask0,  in dhd_dump_sssr_reg_info_v2()
873 		sssr_reg_info->pmu_regs.base_regs.pmuintmask1,  in dhd_dump_sssr_reg_info_v2()
874 		sssr_reg_info->pmu_regs.base_regs.resreqtimer,  in dhd_dump_sssr_reg_info_v2()
875 		sssr_reg_info->pmu_regs.base_regs.macresreqtimer,  in dhd_dump_sssr_reg_info_v2()
876 		sssr_reg_info->pmu_regs.base_regs.macresreqtimer1));  in dhd_dump_sssr_reg_info_v2()
879 		sssr_reg_info->chipcommon_regs.base_regs.intmask,  in dhd_dump_sssr_reg_info_v2()
880 		sssr_reg_info->chipcommon_regs.base_regs.powerctrl,  in dhd_dump_sssr_reg_info_v2()
881 		sssr_reg_info->chipcommon_regs.base_regs.clockcontrolstatus,  in dhd_dump_sssr_reg_info_v2()
882 		sssr_reg_info->chipcommon_regs.base_regs.powerctrl_mask));  in dhd_dump_sssr_reg_info_v2()
886 		sssr_reg_info->arm_regs.base_regs.clockcontrolstatus,  in dhd_dump_sssr_reg_info_v2()
887 		sssr_reg_info->arm_regs.base_regs.clockcontrolstatus_val,  in dhd_dump_sssr_reg_info_v2()
893 		sssr_reg_info->pcie_regs.base_regs.ltrstate,  in dhd_dump_sssr_reg_info_v2()
894 		sssr_reg_info->pcie_regs.base_regs.clockcontrolstatus,  in dhd_dump_sssr_reg_info_v2()
895 		sssr_reg_info->pcie_regs.base_regs.clockcontrolstatus_val,  in dhd_dump_sssr_reg_info_v2()
902 			sssr_reg_info->mac_regs[i].base_regs.xmtaddress,  in dhd_dump_sssr_reg_info_v2()
903 			sssr_reg_info->mac_regs[i].base_regs.xmtdata,  in dhd_dump_sssr_reg_info_v2()
904 			sssr_reg_info->mac_regs[i].base_regs.clockcontrolstatus,  in dhd_dump_sssr_reg_info_v2()
905 			sssr_reg_info->mac_regs[i].base_regs.clockcontrolstatus_val));  in dhd_dump_sssr_reg_info_v2()
936 		sssr_reg_info->hwa_regs.base_regs.clkenable,  in dhd_dump_sssr_reg_info_v3()
937 		sssr_reg_info->hwa_regs.base_regs.clkgatingenable,  in dhd_dump_sssr_reg_info_v3()
938 		sssr_reg_info->hwa_regs.base_regs.clkext,  in dhd_dump_sssr_reg_info_v3()
939 		sssr_reg_info->hwa_regs.base_regs.clkctlstatus,  in dhd_dump_sssr_reg_info_v3()
960 		sssr_reg_info->pmu_regs.base_regs.pmuintmask0,  in dhd_dump_sssr_reg_info_v1()
961 		sssr_reg_info->pmu_regs.base_regs.pmuintmask1,  in dhd_dump_sssr_reg_info_v1()
962 		sssr_reg_info->pmu_regs.base_regs.resreqtimer,  in dhd_dump_sssr_reg_info_v1()
963 		sssr_reg_info->pmu_regs.base_regs.macresreqtimer,  in dhd_dump_sssr_reg_info_v1()
964 		sssr_reg_info->pmu_regs.base_regs.macresreqtimer1));  in dhd_dump_sssr_reg_info_v1()
967 		sssr_reg_info->chipcommon_regs.base_regs.intmask,  in dhd_dump_sssr_reg_info_v1()
968 		sssr_reg_info->chipcommon_regs.base_regs.powerctrl,  in dhd_dump_sssr_reg_info_v1()
969 		sssr_reg_info->chipcommon_regs.base_regs.clockcontrolstatus,  in dhd_dump_sssr_reg_info_v1()
970 		sssr_reg_info->chipcommon_regs.base_regs.powerctrl_mask));  in dhd_dump_sssr_reg_info_v1()
974 		sssr_reg_info->arm_regs.base_regs.clockcontrolstatus,  in dhd_dump_sssr_reg_info_v1()
975 		sssr_reg_info->arm_regs.base_regs.clockcontrolstatus_val,  in dhd_dump_sssr_reg_info_v1()
981 		sssr_reg_info->pcie_regs.base_regs.ltrstate,  in dhd_dump_sssr_reg_info_v1()
982 		sssr_reg_info->pcie_regs.base_regs.clockcontrolstatus,  in dhd_dump_sssr_reg_info_v1()
983 		sssr_reg_info->pcie_regs.base_regs.clockcontrolstatus_val,  in dhd_dump_sssr_reg_info_v1()
995 			sssr_reg_info->mac_regs[i].base_regs.xmtaddress,  in dhd_dump_sssr_reg_info_v1()
996 			sssr_reg_info->mac_regs[i].base_regs.xmtdata,  in dhd_dump_sssr_reg_info_v1()
997 			sssr_reg_info->mac_regs[i].base_regs.clockcontrolstatus,  in dhd_dump_sssr_reg_info_v1()
998 			sssr_reg_info->mac_regs[i].base_regs.clockcontrolstatus_val));  in dhd_dump_sssr_reg_info_v1()