/*
 * Copyright (c) 2025-2026 Texas Instruments Incorporated - https://www.ti.com
 *
 * SPDX-License-Identifier: BSD-3-Clause
 */
#ifndef TI_DEVICES_H
#define TI_DEVICES_H

#define AM62LX_DEV_ADC0 0U
#define AM62LX_DEV_MAIN_GPIOMUX_INTROUTER0 1U
#define AM62LX_DEV_TIMESYNC_INTROUTER0 2U
#define AM62LX_DEV_CPSW0 3U
#define AM62LX_DEV_CPT2_AGGR0 5U
#define AM62LX_DEV_CPT2_AGGR1 6U
#define AM62LX_DEV_WKUP_CPT2_AGGR0 7U
#define AM62LX_DEV_STM0 8U
#define AM62LX_DEV_DEBUGSS_WRAP0 9U
#define AM62LX_DEV_DMASS0 10U /*no clock entry*/
#define AM62LX_DEV_DMASS0_BCDMA_0 11U
#define AM62LX_DEV_DMASS0_PKTDMA_0 12U
#define AM62LX_DEV_WKUP_DMASS0 13U /*no clock entry*/
#define AM62LX_DEV_WKUP_DMASS0_DTHE 14U /*no clock entry*/
#define AM62LX_DEV_WKUP_DMASS0_XLCDMA_0 15U /*no clock entry*/
#define AM62LX_DEV_TIMER0 16U
#define AM62LX_DEV_TIMER1 17U
#define AM62LX_DEV_TIMER2 18U
#define AM62LX_DEV_TIMER3 19U
#define AM62LX_DEV_WKUP_TIMER0 20U
#define AM62LX_DEV_WKUP_TIMER1 21U
#define AM62LX_DEV_WKUP_SMS_LITE0 22U /*no clock entry*/
#define AM62LX_DEV_ECAP0 23U
#define AM62LX_DEV_ECAP1 24U
#define AM62LX_DEV_ECAP2 25U
#define AM62LX_DEV_ELM0 26U
#define AM62LX_DEV_MMCSD1 27U
#define AM62LX_DEV_MMCSD2 28U
#define AM62LX_DEV_MMCSD0 29U
#define AM62LX_DEV_EQEP0 30U
#define AM62LX_DEV_EQEP1 31U
#define AM62LX_DEV_EQEP2 32U
#define AM62LX_DEV_FSS0 33U
#define AM62LX_DEV_GICSS0 34U
#define AM62LX_DEV_GPIO0 36U
#define AM62LX_DEV_GPIO2 37U
#define AM62LX_DEV_WKUP_GPIO0 38U
#define AM62LX_DEV_GPMC0 39U
#define AM62LX_DEV_DSS_DSI0 40U
#define AM62LX_DEV_DSS0 41U
#define AM62LX_DEV_EPWM0 42U
#define AM62LX_DEV_EPWM1 43U
#define AM62LX_DEV_EPWM2 44U
#define AM62LX_DEV_LED0 45U
#define AM62LX_DEV_PBIST0 46U
#define AM62LX_DEV_WKUP_PBIST0 47U
#define AM62LX_DEV_WKUP_VTM0 48U
#define AM62LX_DEV_MCAN0 49U
#define AM62LX_DEV_MCAN1 50U
#define AM62LX_DEV_MCAN2 51U
#define AM62LX_DEV_MCASP0 52U
#define AM62LX_DEV_MCASP1 53U
#define AM62LX_DEV_MCASP2 54U
#define AM62LX_DEV_I2C0 55U
#define AM62LX_DEV_I2C1 57U
#define AM62LX_DEV_I2C2 58U
#define AM62LX_DEV_I2C3 59U
#define AM62LX_DEV_WKUP_I2C0 60U
#define AM62LX_DEV_WKUP_GTC0 61U
#define AM62LX_DEV_WKUP_RTCSS0 62U
#define AM62LX_DEV_RTI0 63U
#define AM62LX_DEV_RTI1 64U
#define AM62LX_DEV_DEBUGSS0 65U
#define AM62LX_DEV_MSRAM_96K0 66U
#define AM62LX_DEV_WKUP_PSRAM_64K0 67U
#define AM62LX_DEV_ROM0 68U
#define AM62LX_DEV_PSC0 69U
#define AM62LX_DEV_WKUP_DEEPSLEEP_SOURCES0 70U
#define AM62LX_DEV_MCU_MCU_16FF0 71U /*no clock entry*/
#define AM62LX_DEV_COMPUTE_CLUSTER0_ARM_COREPACK_0 72U
#define AM62LX_DEV_DDR16SS0 73U
#define AM62LX_DEV_WKUP_DFTSS0 74U
#define AM62LX_DEV_MCSPI0 75U
#define AM62LX_DEV_MCSPI1 76U
#define AM62LX_DEV_MCSPI2 77U
#define AM62LX_DEV_MCSPI3 78U
#define AM62LX_DEV_TRNG_DRBG_EIP76D_WRAP0 79U
#define AM62LX_DEV_UART1 80U
#define AM62LX_DEV_UART2 81U
#define AM62LX_DEV_UART3 82U
#define AM62LX_DEV_UART4 83U
#define AM62LX_DEV_UART5 84U
#define AM62LX_DEV_UART6 85U
#define AM62LX_DEV_WKUP_UART0 86U
#define AM62LX_DEV_USB0 87U
#define AM62LX_DEV_USB1 88U
#define AM62LX_DEV_DPHY_TX0 89U
#define AM62LX_DEV_COMPUTE_CLUSTER0_CLKDIV_0 90U
#define AM62LX_DEV_COMPUTE_CLUSTER0_PBIST_0 91U
#define AM62LX_DEV_COMPUTE_CLUSTER0 134U
#define AM62LX_DEV_COMPUTE_CLUSTER0_A53_0 135U
#define AM62LX_DEV_COMPUTE_CLUSTER0_A53_1 136U
#define AM62LX_DEV_UART0 146U
#define AM62LX_DEV_BOARD0 157U
#define AM62LX_DEV_WKUP_GTCCLK_SEL_DEV_VD 158U
#define AM62LX_DEV_WKUP_OBSCLK_MUX_SEL_DEV_VD 159U
#define AM62LX_DEV_WKUP_CLKOUT_SEL_DEV_VD 160U
#define AM62LX_DEV_OBSCLK0_MUX_SEL_DEV_VD 161U
#define AM62LX_DEV_MAIN_USB0_ISO_VD 162U
#define AM62LX_DEV_MAIN_USB1_ISO_VD 163U
#define AM62LX_DEV_EMIF_CFG_ISO_VD 164U
#define AM62LX_DEV_EMIF_DATA_ISO_VD 165U
#define AM62LX_DEV_CLK_32K_RC_SEL_DEV_VD 166U
#define AM62LX_DEV_TIMER1_CLKSEL_VD 167U
#define AM62LX_DEV_TIMER3_CLKSEL_VD 168U
#define AM62LX_DEV_WKUP_TIMER1_CLKSEL_VD 169U

#endif /* TI_DEVICES_H */